On 10.03.2013 12:50, M wrote:
> Problem zwie się "metastabilność" i jak najbardziej zdarza się w
> praktyce.

Zgadza się.

> Bramka to może prosty przypadek,

W typowym cyfrowym układzie oznacza to zazwyczaj jedynie przekłamany
odczyt. W stopniu mocy (1/2 mostka H to przecież CMOS NOT) oznacza to
już dość widowiskowe fajerwerki bo oba tranzystory znajdują się w
zakresie liniowym.

W uC też zresztą powoduje to zwiększony pobór prądu, dlatego należy ...
(no nie, nie będziemy identyfikatorowi zastępować tych znienawidzonych
studiów ;) ).

> ale już zachowanie
> przerzutnika może być trudniejsze do przewidzenia. W końcu jakiś stan
> mu się ustali, ale może to potrwać dłużej niż zwykle.

Dlatego kiedyś tak często były spotykane wejścia Schmitta.

> Stąd
> specyfikacje setup/hold time (jak długo przed/po zboczu zegara należy
> zapewnić stabilne stany wejść).

E-e. To już kwestia czasów propagacji a nie czasu przełączania: Sygnał
na wejściu musi się przeprogramować przez jakąś sieć bramek, sygnał
zegara również. Setup time to czas potrzebny aby ustalił się stan na
najbardziej "odległym" predykacie. (Jak zegar przyjdzie wcześniej to
wewnętrznie zostanie zatrzaśnięty np nowy stan linii A, ale stary stan
wyrażenia (A and B) co spowoduje kolejne błędy w obliczeniach.) Hold
time działa w drugą stronę - zanim sygnał zegarowy zdąży się
rozpropagować i zatrzasnąć stan A to już będzie tam nowa wartość.


--
Pozdrawiam
Michoo