Problem zwie się "metastabilność" i jak najbardziej zdarza się w
praktyce. Bramka to może prosty przypadek, ale już zachowanie
przerzutnika może być trudniejsze do przewidzenia. W końcu jakiś stan
mu się ustali, ale może to potrwać dłużej niż zwykle. Stąd
specyfikacje setup/hold time (jak długo przed/po zboczu zegara należy
zapewnić stabilne stany wejść). Dotyczy nie tylko uC, w sumie
wszystkiego od prostej logiki do FPGA. Czasem np. odczytywanie "w
locie" timera 8254 w PC-tach potrafi dawać dziwne wyniki, zależnie od
chipsetu.