eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaVHDL vs. VerilogRe: VHDL vs. Verilog
  • Data: 2013-08-20 21:27:57
    Temat: Re: VHDL vs. Verilog
    Od: Sebastian Biały <h...@p...onet.pl> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    On 2013-08-18 23:13, Adam Górski wrote:
    > Ale fakt, w jakimkolwiek HDL-u to trzeba mieć wyższy poziom abstrakcji
    > niż w C / C++.

    Rozwiń tą myśl, proszę. Z moich obserwacji jest dokladnie odwrotnie - to
    dopiero od kilku lat w HDLu ktoś ruszyl dupę i zobaczył techniki
    programistyczne głównie oparte o abstrakcje z przed dzesięcioleci, do
    tej pory odkrywali głównie kwadratowe koła.

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: