eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaVHDL vs. VerilogRe: VHDL vs. Verilog
  • Data: 2013-08-21 12:42:50
    Temat: Re: VHDL vs. Verilog
    Od: Adam Górski <gorskiamalpa@wpkropkapl> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]


    >> Ale fakt, w jakimkolwiek HDL-u to trzeba mieć wyższy poziom abstrakcji
    >> niż w C / C++.
    >
    > Rozwiń tą myśl, proszę. Z moich obserwacji jest dokladnie odwrotnie - to
    > dopiero od kilku lat w HDLu ktoś ruszyl dupę i zobaczył techniki
    > programistyczne głównie oparte o abstrakcje z przed dzesięcioleci, do
    > tej pory odkrywali głównie kwadratowe koła.
    >

    Oj, ale nie w rozumieniu technik programowania.
    Programowanie C/C++ jest zasadniczo sekwencyjne ( stosunkowo niedawno
    weszły równoległe rdzenie i przetwarzanie równoległe )
    Pisanie w HDL jest równoległe z samego założenia - opisuje sprzęt i
    wymaga nieco więcej wyobraźni.

    Pisząc "abstrakcji" miałem na myśli wyższy stopień wykorzystania mózgu
    ludzkiego.

    Pzdr

    Adam

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: