eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaVHDL vs. VerilogRe: VHDL vs. Verilog
  • Data: 2013-08-21 17:40:30
    Temat: Re: VHDL vs. Verilog
    Od: s...@g...com szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    W dniu środa, 21 sierpnia 2013 17:32:29 UTC+2 użytkownik Mario napisał:

    >
    >
    > Tia, tylko że w każdej książce autor podaje inne biblioteki. Każdą po
    >
    > kolei próbujesz, a taki np. Webpack ich nie ma. Jak już coś sobie
    >
    > sklecisz to nie masz pewności czy przy kolejnej wersji Webpacka
    >
    > zadziała prawidłowo konwersja projektu do nowszej wersji.
    >

    Podaj konkretny przykład, podyskutujemy..

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: