eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaVHDL vs. VerilogRe: VHDL vs. Verilog
  • X-Received: by 10.50.3.70 with SMTP id a6mr989772iga.16.1377099213564; Wed, 21 Aug
    2013 08:33:33 -0700 (PDT)
    X-Received: by 10.50.3.70 with SMTP id a6mr989772iga.16.1377099213564; Wed, 21 Aug
    2013 08:33:33 -0700 (PDT)
    Path: news-archive.icm.edu.pl!agh.edu.pl!news.agh.edu.pl!news.cyf-kr.edu.pl!news.nask
    .pl!news.nask.org.pl!news.unit0.net!news.glorb.com!fx3no3898490qab.0!news-out.g
    oogle.com!he10ni2777qab.0!nntp.google.com!fx3no3898485qab.0!postnews.google.com
    !glegroupsg2000goo.googlegroups.com!not-for-mail
    Newsgroups: pl.misc.elektronika
    Date: Wed, 21 Aug 2013 08:33:33 -0700 (PDT)
    In-Reply-To: <kv0g04$goe$1@node1.news.atman.pl>
    Complaints-To: g...@g...com
    Injection-Info: glegroupsg2000goo.googlegroups.com; posting-host=81.219.220.14;
    posting-account=67yd9woAAAAHUu8VHyA7Js47M98NE3m3
    NNTP-Posting-Host: 81.219.220.14
    References: <6...@g...com>
    <5211390b$0$1213$65785112@news.neostrada.pl>
    <kv0g04$goe$1@node1.news.atman.pl>
    User-Agent: G2/1.0
    MIME-Version: 1.0
    Message-ID: <d...@g...com>
    Subject: Re: VHDL vs. Verilog
    From: s...@g...com
    Injection-Date: Wed, 21 Aug 2013 15:33:33 +0000
    Content-Type: text/plain; charset=ISO-8859-2
    Content-Transfer-Encoding: quoted-printable
    Xref: news-archive.icm.edu.pl pl.misc.elektronika:651247
    [ ukryj nagłówki ]

    W dniu wtorek, 20 sierpnia 2013 21:27:57 UTC+2 użytkownik Sebastian Biały napisał:
    > On 2013-08-18 23:13, Adam Górski wrote:
    >
    > > Ale fakt, w jakimkolwiek HDL-u to trzeba mieć wyższy poziom abstrakcji
    >
    > > niż w C / C++.
    >
    >
    >
    > Rozwiń tą myśl, proszę. Z moich obserwacji jest dokladnie odwrotnie - to
    >
    > dopiero od kilku lat w HDLu ktoś ruszyl dupę i zobaczył techniki
    >
    > programistyczne głównie oparte o abstrakcje z przed dzesięcioleci, do
    >
    > tej pory odkrywali głównie kwadratowe koła.

    Kolega miał zapewne co innego na myśli pisząc o poziomie abstrakcji (ja zresztą też).
    Dajmy na to taki kod w języku C:

    a=b+c;
    d=a+e;

    A teraz te same 2 linijki w odwrotnej kolejności:

    d=a+e;
    a=b+c;

    Zgodzisz się, że wynik w zmiennej "d" w obu przypadkach może być różny. W VHDL'u nie
    ma znaczenia kolejność zapisu. Kolejne linijki kodu opisują operacje na sygnałach i
    "połączenia" między sygnałami. Stąd:

    1) a<=b+c;
    d<=a+e;

    2) d<=a+e;
    a<=b+c;

    to jeden i ten sam pieron!

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: