-
Data: 2011-08-05 08:21:32
Temat: Re: Granice Altiuma
Od: "Greg(G.Kasprowicz)" <g...@u...gmail.com> szukaj wiadomości tego autora
[ pokaż wszystkie nagłówki ]W dniu 2011-08-04 21:18, MiSter pisze:
>> tak, powiedzieli zebym kupil ich nowsza wersje.
>> A subskrypcja sie skonczyla.
>> Przesiadam sie na profesjonalne narzedzie. Szczegolnie ze lepiej jest
>> zintegrowane z hyperlynxem bez ktorego ciezko troche zyc.
>>
>
> Ka?dy program ma jakie? "fizyczne" granice i mankamenty. Je?li pisz?cy zna
> produkt doskona?y, to niech takiego u?ywa, a nie marnuje czasu na
> narzekanie.
>
> Rozwi?zanie jest proste, upgrade do AD10. Troszk? kosztuje, ale co - Mentor
> daje do?ywotni? subskrypcj? do PADSa za darmo?! Albo gwarantuje, ?e za rok
> czy dwa b?dzie dzia?a? na Windows 8, otwiera? dowolnie du?e projekty i nie
> wiadomo, co jeszcze? Powodzenia z takim my?leniem ;-)
>
>
>
Nie narzekam lecz myslalem ze jest jakies obejscie tego problemu:P
Wczoraj zainstalowalem eval AD10
fakt, problemow z pamiecia nie ma juz wiecej, ale mimo to na szybkim
nowym komputerze (i7 pro) reczne routowanie nadal idzie niezwykle wolno.
Wylaczylem reguly zostawiajac tylko online DRC dotyczace clearance,
powylaczalem wszystkie wodotryski i nadal ciezko sie pracuje.
Klikam na sciezke, Altium po 3s zaczyna wykonywac polecenie. Do tego
czesto zawisa na 10..30s. Nie ma to zwiazku z automatycznym backupem.
Jest to dosyc irytujace.
Projekt ma juz ponad 50 tys sciezek, 10 tys padow i najwyrazniej sobie
nie radzi z taka iloscia.
Podtrzymuje teze ze do odpowiednich projektow musza byc odpowiednie
narzedzia i Altium najwyrazniej sobie nie radzi. W prostych projektach
radzi sobie swietnie, a szkoda bo bardzo ten pakiet lubie, wyrzezbilem w
nim juz ponad 150 projektow.
PADS za to ma bardzo ascetyczny wyglad, przez co procesor skupia sie na
projektowaniu a nie na rozbudowanym GUI :) WIdzialem jak kolega
projektowal w PADSie plyte AMC z kilkunastoma duzymi FPGA i problemow
nie mial...
Moze ktos z was ma pomysl jak powiedziec Altiumowi ze dany komponent to
FPGA ? Czy wogole mozna sammeu stworzyc komponent FPGA?
Nie dziala mi autometyczne generowanie constraints do VHDLa w przypadku
komponentow FPGA nie-altiumowych..
Okazalo sie ze altiumowe mialy bledy i uzywam innych.
GK
Następne wpisy z tego wątku
- 05.08.11 18:42 MiSter
- 05.08.11 20:36 Greg(G.Kasprowicz)
- 05.08.11 21:07 MiSter
- 09.08.11 07:45 Greg(G.Kasprowicz)
- 09.08.11 07:53 BartekK
- 09.08.11 08:21 Zbych
- 10.08.11 09:21 Greg(G.Kasprowicz)
Najnowsze wątki z tej grupy
- Wieszanie się przy aktywnym SMP
- Prognozowanie zużycia energii przez PGE?
- Odkurzacz mnie bije :(
- Rapsberry Pi i synchronizacja plików
- RCD 300 mA
- rpi i moduł przekaźników
- Falownik do pompy CO
- Lampa ogrodowa rozłączała różnicówkę
- Inteligentne oświetlenie schodów
- Pytanie do Użytkownika
- Emanuel kiedyś szukał gotowca do chłodzenia leków
- Sprzęty z Lidl-a
- idzie nowe
- Wybuchające pagery
- Jak shakować windę
Najnowsze wątki
- 2024-10-06 Prawdziwy ekologiczny samochód
- 2024-10-05 Stało się...
- 2024-10-05 skodeczka up
- 2024-10-04 Wieszanie się przy aktywnym SMP
- 2024-10-05 Warszawa => Senior Developer React Native <=
- 2024-10-05 Katowice => Administrator IT - Wirtualizacja i Konteneryzacja <=
- 2024-10-05 Warszawa => Senior Software Engineer (C, Java) <=
- 2024-10-05 Warszawa => Menadżer Okręgu <=
- 2024-10-05 Warszawa => Specjalista/tka ds. Zamówień publicznych <=
- 2024-10-05 Warszawa => Senior C Software Engineer <=
- 2024-10-05 Warszawa => Senior PHP Laravel Developer (e-commerce) <=
- 2024-10-05 Warszawa => Full Stack .Net Engineer <=
- 2024-10-05 Warszawa => Data Scientist / Data Engineer (modele predykcyjne) <=
- 2024-10-05 Warszawa => ADMINISTRATOR SYSTEMÓW IT <=
- 2024-10-04 Katowice => Data Scientist <=