W dniu 2011-02-23 09:51, Przemysław Ryk pisze:

>> Photoshop wykorzystuje 4 rdzenie ale tylko w filtrach, co w sumie
>> jest bez znaczenia.
>
> W których filtrach. Konkretnie poproszę.
>
Na przykład radial blur, innych nie sprawdzałem ale w razie potrzeby mogę
jeszcze posprawdzać.


--
pozdrawiam

do góry

Dnia Fri, 04 Mar 2011 10:41:30 +0100, robot napisał(a):

>>> Photoshop wykorzystuje 4 rdzenie ale tylko w filtrach, co w sumie
>>> jest bez znaczenia.
>>
>> W których filtrach. Konkretnie poproszę.
>>
> Na przykład radial blur, innych nie sprawdzałem ale w razie potrzeby mogę
> jeszcze posprawdzać.

Byłbym wdzięczny.

--
[ Przemysław "Maverick" Ryk ICQ: 17634926 GG: 2808132 ]
[ Kiedy kobieta nie ma racji pierwsza rzecz, którą należy zrobić, to ]
[ natychmiast ją przeprosić. (Oscar Wilde) ]

do góry

W dniu 23.02.2011 21:58, wit pisze:
> Czyli po prostu RISC. "Zewnętrzny" CISC jest tylko dla zachowania
> kompatybilności.

Można się długo kłócić. W zasadzie jednak o zaklasyfikowaniu
procesora jako RISC lub CISC decyduje zbiór rozkazów (bo od
ukierunkowania rozkazów na rozbudowane lub uproszczone tryby
adresowania wziął się podział RISC-CISC), a nie budowa wewnę-
trzna. Można mówić, że taki i7 jest mikroprocesorem CISC o
budowie wewnętrznej przypominającej RISC, ale według mnie
zdecydowanie nie, że jest procesorem RISC.

--
|"""""""""""""""""""""""""""""""""""""""""""""""""""
"""""""|
| Radosław Sokół | http://www.grush.one.pl/ |
| | Politechnika Śląska |
\...................................................
......./

do góry

Dnia 05.03.2011 Radosław Sokół <r...@m...com.pl> napisał/a:
> W dniu 23.02.2011 21:58, wit pisze:
>> Czyli po prostu RISC. "Zewnętrzny" CISC jest tylko dla zachowania
>> kompatybilności.
>
> Można się długo kłócić. W zasadzie jednak o zaklasyfikowaniu
> procesora jako RISC lub CISC decyduje zbiór rozkazów (bo od
> ukierunkowania rozkazów na rozbudowane lub uproszczone tryby
> adresowania wziął się podział RISC-CISC), a nie budowa wewnę-
> trzna. Można mówić, że taki i7 jest mikroprocesorem CISC o
> budowie wewnętrznej przypominającej RISC, ale według mnie
> zdecydowanie nie, że jest procesorem RISC.

Tzn bardzo dobrym przybliżeniem było to że w przypadku RISC
_każdy_ rozkaz zajmuje 1 cykl cpu - są to proste operacje, a
ich redukcja ilościowa też przyspiesza wykonywanie.

do góry

Radosław Sokół <r...@m...com.pl> wrote:
> Można się długo kłócić. W zasadzie jednak o zaklasyfikowaniu
> procesora jako RISC lub CISC decyduje zbiór rozkazów (bo od
> ukierunkowania rozkazów na rozbudowane lub uproszczone tryby
> adresowania wziął się podział RISC-CISC), a nie budowa wewnę-
> trzna.

No można się kłócić, ale ja już nie mam zacięcia ;). Myślę, że ciężko
dzisiaj mówić o podziale RISC-CISC, RISC miał być procesorem o prostej
konstrukcji wykonującym szybko proste rozkazy, jak się to ma do
rozbudowanych algorytmów przewidywania skoków, register-renaming, data
prefetchingu, out of order exec., speculative exec. i tp.? Moim zdaniem
słabo, w takim dzisiejszym x86 więcej chyba jest logiki "kombinującej jak
mniej liczyć" niż "liczącej".

Wycofuję się ;)
wit

do góry

Dnia Sat, 19 Feb 2011 11:02:50 +0100, ViRuS napisał(a):

> Witam,
> Czy aktualnie istnieje już jakaś technologia pozwalająca na korzystanie z
> kilku rdzeni procesora dla programów jednowątkowych? Pracuję na takim
> programie obliczeniowym, niestety korzysta on tylko z jednego rdzenia i na
> zmiany się tu nie zanosi. Tymczasem postęp w dziedzinie sprzętu dotyczy
> tylko dokładania kolejnych rdzeni, co mnie słabo cieszy... Czy jest jakiś
> sposób na to?
>
> Pozdr,L.

Może niekoniecznie technologia ale był chyba taki program Multicore
Optimizer w którym dało się ustawiać programy tak by korzystały z kilku
rdzeni. Może to by pomogło?

do góry

W dniu 06.03.2011 11:11, Sergiusz Rozanski pisze:
> Tzn bardzo dobrym przybliżeniem było to że w przypadku RISC
> _każdy_ rozkaz zajmuje 1 cykl cpu - są to proste operacje, a
> ich redukcja ilościowa też przyspiesza wykonywanie.

Widzę tutaj parę nieścisłości.

Przede wszystkim RISC *nigdy* nie miał redukować liczby
rozkazów. Ba, często RISCe mają bardzo dużo rozkazów, czasem
bardzo skomplikowanych nawet.

Najważniejsza zmiana polega na likwidacji trybów adresowania.
Rozkazy operują tylko na rejestrach wewnętrznych. Jedynie wy-
dzielone operacje LOAD i STORE są realizowane z wykorzysta-
niem pamięci zewnętrznej (i ew. jakichś trybów adresowania)
i w związku z tym mogą zająć więcej niż jeden cykl pracy pro-
cesora.

Zresztą mikrokontrolery AVR8, zaliczane przecież do RISCów,
wiele rozkazów realizują w 2-3 cyklach zegarowych. Choćby
instrukcje porównania i skoków, o ile pamiętam.

--
|"""""""""""""""""""""""""""""""""""""""""""""""""""
"""""""|
| Radosław Sokół | http://www.grush.one.pl/ |
| | Politechnika Śląska |
\...................................................
......./

do góry

W dniu 10.03.2011 22:34, Piotrek pisze:
> Może niekoniecznie technologia ale był chyba taki program Multicore
> Optimizer w którym dało się ustawiać programy tak by korzystały z kilku
> rdzeni. Może to by pomogło?

Nie ma możliwości, by jakieś zewnętrzne narzędzie zmieniało
sposób działania programu niedostosowanego do pracy wielo-
wątkowej.

Owszem, można zoptymalizować przyporządkowanie procesów jed-
nowątkowych do poszczególnych rdzeni, ale nie trzeba do tego
specjalnych programów i daje to bardzo niewiele.

--
|"""""""""""""""""""""""""""""""""""""""""""""""""""
"""""""|
| Radosław Sokół | http://www.grush.one.pl/ |
| | Politechnika Śląska |
\...................................................
......./

do góry

W dniu 22.02.2011 21:00, Przemysław Ryk pisze:
> AFAIK sporadycznie i to też tylko w niektórych. Co zresztą [...]

Szczerze mówiąc, spodziewałem się po Photoshopie nieco wię-
cej. Tym bardziej, że tyle się ostatnio mówiło o tym, że za-
czyna wykorzystywać nawet GPU. A tu się nagle okazuje, że
nawet wielordzeniowych CPU nie wykorzystali do końca dobrze.
Niepotrzebnie narzekałem na GIMPa, że nie przetwarza obrazu
równolegle w większości filtrów ;)

Okazuje się, że Apple ze swoim Core Image może być do przodu,
bo generowany dynamicznie kod filtrów może wykorzystywać wie-
lowątkowość i przetwarzanie równoległe na GPU. Ciekawe jak
wygląda wydajność np. Aperture w zależności od liczby rdze-
ni i typu karty graficznej.

--
|"""""""""""""""""""""""""""""""""""""""""""""""""""
"""""""|
| Radosław Sokół | http://www.grush.one.pl/ |
| | Politechnika Śląska |
\...................................................
......./

do góry

On Sat, 12 Mar 2011, Radosław Sokół wrote:

> W dniu 06.03.2011 11:11, Sergiusz Rozanski pisze:
>> Tzn bardzo dobrym przybliżeniem było to że w przypadku RISC
>> _każdy_ rozkaz zajmuje 1 cykl cpu - są to proste operacje, a
>> ich redukcja ilościowa też przyspiesza wykonywanie.
>
> Widzę tutaj parę nieścisłości.
>
> Przede wszystkim RISC *nigdy* nie miał redukować liczby
> rozkazów. Ba, często RISCe mają bardzo dużo rozkazów, czasem
> bardzo skomplikowanych nawet.

Radku, a Ty kiedyś obejrzałeś co oznacza rozwinięcie
akronimu RISC? ;)
Bo to, że marketingowcy nazywają "riscami" różne różności,
które do RISCa mogą się mieć jak pięść do nosa, to jest
CAŁKIEM odrębna rzecz.
Nie chce mi się sprawdzać ile to instrukcji (bez PALcode)
miała np. Alpha, ale tak, to był RISC (do tego endian
neutral). To, że później "dopchnięto" istrukcje podobne
w charakterze do SSE itd to inna sprawa (widać RISC
co do idei wcale nie jest taki dobry jak go malują ;>)

> Najważniejsza zmiana polega na likwidacji trybów adresowania.

Ale to jest RAMC, nie RISC ;)
(a poważniej - dopiero drugie założenie na liście założeń RISCa)

> Zresztą mikrokontrolery AVR8, zaliczane przecież do RISCów,
> wiele rozkazów realizują w 2-3 cyklach zegarowych.

A to inna sprawa, bo wtykanie tezy o obowiązkowej
1-cyklowości do RISCa to nieporozumienie (np. procesor
który ma *skutecznie* obsługiwać architekturę systemową
wielowątkową powinien mieć jakiś mechanizm synchronizacji
typu "gwarancja że nie z cache", a to wymusza wiele taktów).

pzdr, Gotfryd

do góry