Użytkownik "Jarosław Sokołowski" napisał w wiadomości grup
dyskusyjnych:s...@f...lasek.waw.p
l...
Pan Mateusz Viste napisał:
>>> Problemem jest *faza*. I tu dobrym podejściem (o czym też chyba
>>> ktoś
>>> pisał), jest odczyt 16257000 *bajtów* na sekundę, w ten sposób, że
>>> każdy bit jest brany z pewnym przesunięciem czsowym (da się je
>>> zrobić
>>> rejestrem lub nawet analogowo). Wtedy mamy gwarancję, że można
>>> wskazać
>>> *bit*, który w ciągu *bajtów* pokaże prawidłowy obraz
>
>> Hola hola, pomysł spoko, ale to mnie znów kieruje na tor łapania
>> 16.257
>> MHz bezpośrednio na MCU, a to mi wcale nie po drodze :) Idea
>> zbijania
>> częstotliwości do 2 MHz bardzo mi się spodobała...

>Rejestry przesuwające, bo o tej idei teraz mowa, robi się też dłuższe
>niż
>osiem bitów.

Jesli kolega chce do to uC wprowadzic, to wiekszy nie ma sensu.
Chyba, ze ma 16 czy 32 bitowa magistrale do dyspozycji.

Predzej tu sie jakies bajtowe FIFO przyda.

J.

do góry

Użytkownik "Mateusz Viste" napisał w wiadomości grup
On 20/05/2016 15:39, Jarosław Sokołowski wrote:
>> Problemem jest *faza*. I tu dobrym podejściem (o czym
>> też chyba ktoś pisał), jest odczyt 16257000 *bajtów* na sekundę, w
>> ten
>> sposób, że każdy bit jest brany z pewnym przesunięciem czsowym (da
>> się
>> je zrobić rejestrem lub nawet analogowo). Wtedy mamy gwarancję, że
>> można wskazać *bit*, który w ciągu *bajtów* pokaże prawidłowy obraz

>Hola hola, pomysł spoko, ale to mnie znów kieruje na tor łapania
>16.257 MHz bezpośrednio na MCU, a to mi wcale nie po drodze :) Idea
>zbijania częstotliwości do 2 MHz bardzo mi się spodobała...

Chcesz to zrobic bardzo dobrze, czy byle jak, byle dzialalo ?

Jak bedziesz probkowal 2-3 razy szybciej, to efekt na ekranie bedzie
IMO niezly, a czasu na przetwarzanie nadal 3-4 razy wiecej.
Jak bedziesz probkowal nieco szybciej, np 17MHz, to niektore
piksele/linie pionowe sie pogrubia - i z tym mozna zyc.
Gorzej, ze moga byc poszarpane ... z tym tez mozna zyc.
Choc w szczegolnym przypadku moga chyba cos zgubic, wiec chyba lepiej
z 1.5x raza szybciej.

Jesli ma byc lepiej, to trzeba PLL, i to ambitniejsze, bo trzeba sie
zsychronizowac ze zmiennym sygnalem.

>Zaczynam rozumieć problem. Jak to rozwiązują same monitory? Wszak one
>w jakiś sposób muszą dopasować się do karty?

Oprocz tego PLL i automatycznego rozpoznawania ilosci cykli na linie
miewaja ustawienia w menu pozwalajace skorygowac czestotliwosc/podzial
i faze.
Szczesliwie - oscylator w MDA jest jeden i w miare stabilny, trzeba
tylko jakos do niego dostroic, a mamy na to multum czasu i cykli, bo
wszak jak monitor przez sekunde bedzie czarny, to klient nawet sie nie
zdazy oburzyc :-)

J.

do góry

A propos - skad ten kwarc 16257.00 kHz ?
Do czego jeszcze ta czestotliwosc sluzyla ?


J.

do góry

On 20/05/2016 16:56, Jarosław Sokołowski wrote:
> Nie ma potrzeby włączania za każdym razem motoru, wystarczy puścić
> sprzęgło.

Sprytnie! Tylko gdzie ja znajdę oscylator na wielokrotność 16.257 MHz ?

> Nie wiem czy o tym napisałem, czy tylko pomyślałem. Gdyby wyprowadzić
> zegar karty na złącze, to by było dużo łatwiej. No ale znów ten
> konserwator zabytków, drań jeden i służbista.

Niestety, pan Heniu faktycznie nie dopuści. Taki dostał prikaz.

> Na ten tor też próbowałem skłonić. Scalone kontrolery paneli LCD pędzone
> sygnałem VGA powinny dać radę po niewielkim przestrojeniu.

Dość długo zajęło mi znalezienie odpowiednich zaklęć by wyszukiwarka
zrozumiała czego szukam - najwyraźniej chodzi o "graphic digitizer".
Znalazłem dwa takie cuda u TI:

http://www.ti.com/lit/ds/symlink/tvp7002.pdf
http://www.ti.com/lit/ds/symlink/tvp70025i.pdf

Oczywiście żaden z datasheetów nie mówi wprost o kompatybilności z MDA,
HGC, czy czymkolwiek czego mógłbym się chwycić, ale oba podają
interesujące zakresy pixel clock.. Szczególnie tvp70025i:

"9-MHz to 90-MHz Pixel Clock Generation From HSYNC Input"

Na ibeju widzę można dostać taki magiczny chip za bardzo rozsądne
pieniądze (ok. 10 Eur włącznie z przesyłką). Inna sprawa że uruchomienie
tego wygląda przerażająco: musiałbym dodać MCU który zaprogramuje przy
starcie rejestry tego TVP za pomocą I?C, nie wspominając o tym że samo
polutowanie takiego 100-pinowego SMD może być dla mnie nie lada wyzwaniem :)

Mateusz

do góry

On 21/05/2016 09:02, J.F. wrote:
> A propos - skad ten kwarc 16257.00 kHz ?
> Do czego jeszcze ta czestotliwosc sluzyla ?

Wygląda na to że EGA też z tego korzystała:
https://upload.wikimedia.org/wikipedia/commons/6/6b/
IBM_EGA_card.jpg

Co ciekawe, znalazłem skan herculesowego klona na którym kwarc jest...
równiutko 16 MHz, zamiast przykazanych 16.257 MHz.

http://i65.tinypic.com/2lcuzwh.jpg

Mateusz

do góry

Dnia Sat, 21 May 2016 18:13:52 +0200, Mateusz Viste napisał(a):
> On 21/05/2016 09:02, J.F. wrote:
>> A propos - skad ten kwarc 16257.00 kHz ?
>> Do czego jeszcze ta czestotliwosc sluzyla ?
>
> Wygląda na to że EGA też z tego korzystała:
> https://upload.wikimedia.org/wikipedia/commons/6/6b/
IBM_EGA_card.jpg

Hm, dziwne - o ile pamietam, to EGA miala cos 21kHz odchylania
poziomego.
Ale to nie tlumaczy do czego ten kwarc :-)

> Co ciekawe, znalazłem skan herculesowego klona na którym kwarc jest...
> równiutko 16 MHz, zamiast przykazanych 16.257 MHz.
> http://i65.tinypic.com/2lcuzwh.jpg

To nawet nie jest 2% roznicy, monitor sie dopasuje :-)

J.

do góry

Hello J.F.,

Saturday, May 21, 2016, 6:34:00 PM, you wrote:

>>> A propos - skad ten kwarc 16257.00 kHz ?
>>> Do czego jeszcze ta czestotliwosc sluzyla ?
>> Wygląda na to że EGA też z tego korzystała:
>> https://upload.wikimedia.org/wikipedia/commons/6/6b/
IBM_EGA_card.jpg
> Hm, dziwne - o ile pamietam, to EGA miala cos 21kHz odchylania
> poziomego.

Ale miała tylko 640 a nie 720 punktów.

[...]


--
Best regards,
RoMan
Nowa strona: http://www.elektronika.squadack.com (w budowie!)

do góry

Pan Mateusz Viste napisał:

>> Nie ma potrzeby włączania za każdym razem motoru, wystarczy puścić
>> sprzęgło.
>
> Sprytnie! Tylko gdzie ja znajdę oscylator na wielokrotność 16.257 MHz ?

Sprytne i przebiegłe. W pecetologii stosowanej już na etapie i486
opanowano technikę mnożenia częstotliwości -- zewnętrzny zegar
procesora ma ileś megaherców, a w środku wszystko mnożone jest
N razy. Ponadto ludzkość dorobiła się metod syntezy częstotkiwości.
Ot, biorąc choćby radiowy odbiornik FM kupiony za kilkanaście
złotych, można zeń wydłubać częstotliwość przestrajaną w zakresie
98,7-118,7 MHz. Nawet miernika nie potrzeba, bo radio pokazuje
cyferki na wyświetlaczu. A że wyjdzie dzielenie przez 7? Może
głupio wygląda, ale liczba jak każda inna.

>> Nie wiem czy o tym napisałem, czy tylko pomyślałem. Gdyby wyprowadzić
>> zegar karty na złącze, to by było dużo łatwiej. No ale znów ten
>> konserwator zabytków, drań jeden i służbista.
>
> Niestety, pan Heniu faktycznie nie dopuści. Taki dostał prikaz.

Wiem. Nawet koperta na parapecie niczego nie zmieni. Służbista.

>> Na ten tor też próbowałem skłonić. Scalone kontrolery paneli LCD
>> pędzone sygnałem VGA powinny dać radę po niewielkim przestrojeniu.
>
> Dość długo zajęło mi znalezienie odpowiednich zaklęć by wyszukiwarka
> zrozumiała czego szukam - najwyraźniej chodzi o "graphic digitizer".
> Znalazłem dwa takie cuda u TI:
>
> http://www.ti.com/lit/ds/symlink/tvp7002.pdf
> http://www.ti.com/lit/ds/symlink/tvp70025i.pdf
>
> Oczywiście żaden z datasheetów nie mówi wprost o kompatybilności z MDA,
> HGC, czy czymkolwiek czego mógłbym się chwycić, ale oba podają
> interesujące zakresy pixel clock.. Szczególnie tvp70025i:
>
> "9-MHz to 90-MHz Pixel Clock Generation From HSYNC Input"
>
> Na ibeju widzę można dostać taki magiczny chip za bardzo rozsądne
> pieniądze (ok. 10 Eur włącznie z przesyłką). Inna sprawa że uruchomienie
> tego wygląda przerażająco: musiałbym dodać MCU który zaprogramuje przy
> starcie rejestry tego TVP za pomocą I2C, nie wspominając o tym że samo
> polutowanie takiego 100-pinowego SMD może być dla mnie nie lada wyzwaniem :)

Nawet by mi do głowy nie przyszło, aby robić wszystko od zera. Raczej
o wzięcie gotowego monitora, zajrzenie co on tam wew środku ma, i ocenę
na podstawie dejtaszitów, czy by jakoś tego nie udało się dostosować do
potrzeb. Byle nie trafić na jakiś mocno zabytkowy monitor, bo pan Heniu...

--
Jarek

do góry

Użytkownik "RoMan Mandziejewicz" <r...@p...pl.invalid> napisał w
wiadomości news:514534047.20160521190009@pik-net.pl.invalid...
> Hello J.F.,
>
> Saturday, May 21, 2016, 6:34:00 PM, you wrote:
>
>>>> A propos - skad ten kwarc 16257.00 kHz ?
>>>> Do czego jeszcze ta czestotliwosc sluzyla ?
>>> Wygląda na to że EGA też z tego korzystała:
>>> https://upload.wikimedia.org/wikipedia/commons/6/6b/
IBM_EGA_card.jpg
>> Hm, dziwne - o ile pamietam, to EGA miala cos 21kHz odchylania
>> poziomego.
>
> Ale miała tylko 640 a nie 720 punktów.

Problem jakiś? Y też miała 350, a to, że X zamiast 720 będzie 640, raczej
zbytnio częstotliwości odchylania chyba nie zmieni (chyba, że obie
naraz...)? Po prostu kropki rzadziej będą... Wykorzystałem takie "zjawisko"
w zwykłym 15-calaku VGA kinolowym monitorze, który ma Y 1024... Dał się
popędzić z Y 1080 (ale z 1200 już nie) i nawet zbytnio nie płakał, a
zagęszczenia kropek z 1280 do 1920 nawet nie zauważył. Tylko obraz był taki
anamorficzny, ale to szczegół, przeżyję.
Pamiętam, że do kontroli zegarynki miałem w pracy starego 386, z kartą i
monitorem EGA. Którą dało się popędzić jako Hercules. Nawet karta i monitor
wydawały się być zadowolone z tego trybu, jedynie co, to ciut panoramicznie
to wyświetlały. Ale absolutnie stabilnie i wyraźnie.

--
Wyindywidualizowaliśmy się
z rozentuzjazmowanego tłumu
prestidigitatorów.

do góry

On 20/05/2016 15:39, Jarosław Sokołowski wrote:
> Wystarczającą dokładność *częstotliwości* osiągnąć łatwo. Skoro linia
> ma 882 piksele, to przy dokładności lepszej od 0,1% da się bezbłędnie
> ją spróbkować. Problemem jest *faza*.

Czytając datasheet TVP7002, i starając się zrozumieć jak mądrzy ludzie z
teksasu zdołali wymyślić taką magię, natknąłem się na zdanie:

"(...) contains a complete horizontal phase-locked loop (PLL) block to
generate a pixel clock from the HSYNC input."

Po kilkudziesięciu ślepych poszukiwaniach w czeluściach internetu
doszedłem do tego że istnieją sprytne chipy o nazwie "PLL Clock Multiplier".

Z tego co rozumiem, dysponując takim wynalazkiem byłbym w stanie
podłączyć mu HSYNC na wejście, ustawić mnożnik x882, i na wyjściu
otrzymałbym kopię zegara na karcie MDA (16.257 MHz lub 16 MHz), i to bez
potrzeby użycia swojego własnego kwarcu. Co więcej, zegar ten byłby w
fazie z tym po drugiej stronie (PLL), dzięki czemu odchodzą wszelakie
kombinacje z łapaniem wielokrotnie częstszych sampli i zgadywanie co
jest czym.

"Jedyny" znaleźć taki PLL Clock Multiplier z ustawialnym mnożnikiem :)
(do tej pory widziałem tylko takie z wybieranym mnożnikiem spośród
narzuconych kilku, a do tego z minimalnym f na wejściu rzędu kilku MHz..).

Mateusz

do góry