On 20/05/2016 15:39, Jarosław Sokołowski wrote:
> Wystarczającą dokładność *częstotliwości* osiągnąć łatwo. Skoro linia
> ma 882 piksele, to przy dokładności lepszej od 0,1% da się bezbłędnie
> ją spróbkować. Problemem jest *faza*.

Czytając datasheet TVP7002, i starając się zrozumieć jak mądrzy ludzie z
teksasu zdołali wymyślić taką magię, natknąłem się na zdanie:

"(...) contains a complete horizontal phase-locked loop (PLL) block to
generate a pixel clock from the HSYNC input."

Po kilkudziesięciu ślepych poszukiwaniach w czeluściach internetu
doszedłem do tego że istnieją sprytne chipy o nazwie "PLL Clock Multiplier".

Z tego co rozumiem, dysponując takim wynalazkiem byłbym w stanie
podłączyć mu HSYNC na wejście, ustawić mnożnik x882, i na wyjściu
otrzymałbym kopię zegara na karcie MDA (16.257 MHz lub 16 MHz), i to bez
potrzeby użycia swojego własnego kwarcu. Co więcej, zegar ten byłby w
fazie z tym po drugiej stronie (PLL), dzięki czemu odchodzą wszelakie
kombinacje z łapaniem wielokrotnie częstszych sampli i zgadywanie co
jest czym.

"Jedyny" znaleźć taki PLL Clock Multiplier z ustawialnym mnożnikiem :)
(do tej pory widziałem tylko takie z wybieranym mnożnikiem spośród
narzuconych kilku, a do tego z minimalnym f na wejściu rzędu kilku MHz..).

Mateusz