eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaSTM32 architektura pamięci.
Ilość wypowiedzi w tym wątku: 28

  • 11. Data: 2011-05-30 17:09:06
    Temat: Re: STM32 architektura pamięci.
    Od: slawek7 <s...@w...pl>

    Chcę zacząć tego używać.
    Tą książkę co powyżej pokazuje Zbych mam i wg mnie są tam sprzeczne
    rzezcy. Na początku pisze o jednym a potem wewnątrz coś zupełnie
    przeciwnego.
    Nie mogę też zrozumiec o co chodzi w tych własnie sygnałach
    zegarowych. Aby było śmieszniej nie doszukałem się w żadnym pdfie
    jakie mogą byc wartości preskalera dla każdego z tych sygnałów a nie
    mówiąc własnie co oznaczają niektóre skróty.
    Coś mi sie wydaje że są to zbyt nowe uC i chyba większośc działa po
    omacku.


  • 12. Data: 2011-05-30 17:24:56
    Temat: Re: STM32 architektura pamięci.
    Od: "Marcin Wasilewski" <j...@a...pl>

    Użytkownik "Konop" <k...@g...pl> napisał w wiadomości
    news:is0ega$aj8$1@inews.gazeta.pl...
    >> Czyli podczas programowania (pisania programu) nie ma żadnej różnicy?
    >> To po co tak zawsze głośno o tym?
    >> A STM32 jaka ma w końcu architekturę, bo czytam o sprzecznych opisach
    > To trochę tak - z punktu widzenia konstruktora, architektura jest
    > harwardzka. Są dwie magistrale, koniec, kropka. Z punktu widzenia
    > programisty - praktycznie von Neuman - jedna przestrzeń adresowa, nie
    > wiesz, czy odnosisz się do pamięci programu (flash) czy danych (RAM). A
    > czemu o tym głośno?? Bo gdyby było to zrobione w typowej architekturze von
    > Neumana, to by działało wolniej i tyle ;)...

    No zaraz, zaraz. Ale jest podstawowa kwestia... program da się uruchomić
    tylko z flesha, czy z RAM-u też. Bo jeśli tylko z flesha, to jest to typowa
    architektura harwardzka i adresacja ma tu drugorzędne znaczenie. Po prostu
    po zdekodowaniu adresu wiadomo do jakiej magistrali się odwołać a co za tym
    idzie można nie bawić się z osobnymi instrukcjami do odczytu flesha, jak to
    jest w AVR, gdzie przestrzenie adresowe się pokrywają.


  • 13. Data: 2011-05-30 18:09:35
    Temat: Re: STM32 architektura pamięci.
    Od: Zbych <a...@o...pl>

    W dniu 30.05.2011 19:09, slawek7 pisze:
    > Chcę zacząć tego używać.
    > Tą książkę co powyżej pokazuje Zbych mam i wg mnie są tam sprzeczne
    > rzezcy. Na początku pisze o jednym a potem wewnątrz coś zupełnie
    > przeciwnego.
    > Nie mogę też zrozumiec o co chodzi w tych własnie sygnałach
    > zegarowych. Aby było śmieszniej nie doszukałem się w żadnym pdfie
    > jakie mogą byc wartości preskalera dla każdego z tych sygnałów a nie
    > mówiąc własnie co oznaczają niektóre skróty.

    Max częstotliwość magistrali zależy od modelu, ST robi wersje z max
    zegarem 36, 48, 72 MHz. To wszystko masz w pdfach.


  • 14. Data: 2011-05-30 19:20:13
    Temat: Re: STM32 architektura pamięci.
    Od: Michał Smolnik <m...@f...pl>

    W dniu 30.05.2011 19:24, Marcin Wasilewski pisze:
    > No zaraz, zaraz. Ale jest podstawowa kwestia... program da się uruchomić
    > tylko z flesha, czy z RAM-u też. Bo jeśli tylko z flesha, to jest to
    > typowa architektura harwardzka i adresacja ma tu drugorzędne znaczenie.
    > Po prostu po zdekodowaniu adresu wiadomo do jakiej magistrali się
    > odwołać a co za tym idzie można nie bawić się z osobnymi instrukcjami do
    > odczytu flesha, jak to jest w AVR, gdzie przestrzenie adresowe się
    > pokrywają.

    Program można też uruchomić z SRAMu.

    Michał


  • 15. Data: 2011-05-30 21:05:22
    Temat: Re: STM32 architektura pamięci.
    Od: Michał Lankosz <m...@t...pl>

    Użytkownik "Michał Smolnik" <m...@f...pl> napisał w wiadomości
    news:is0qld$h50$1@news.onet.pl...
    >
    > Program można też uruchomić z SRAMu.

    Ale program będzie wolniej się wykonywał, przynajmniej korzystający z
    pamięci danych (w RAM).

    Michał


  • 16. Data: 2011-05-30 21:13:31
    Temat: Re: STM32 architektura pamięci.
    Od: Michał Smolnik <m...@f...pl>

    W dniu 30.05.2011 23:05, Michał Lankosz pisze:
    >> Program można też uruchomić z SRAMu.
    >
    > Ale program będzie wolniej się wykonywał, przynajmniej korzystający z
    > pamięci danych (w RAM).


    W datasheecie to rozwiązanie jest zaznaczone jako dla debugu.

    Michał


  • 17. Data: 2011-05-30 21:29:46
    Temat: Re: STM32 architektura pamięci.
    Od: Michoo <m...@v...pl>

    W dniu 30.05.2011 23:05, Michał Lankosz pisze:
    > Użytkownik "Michał Smolnik" <m...@f...pl> napisał w wiadomości
    > news:is0qld$h50$1@news.onet.pl...
    >>
    >> Program można też uruchomić z SRAMu.
    >
    > Ale program będzie wolniej się wykonywał,
    Ztcw będzie się szybciej wykonywał (i z mniejszym poborem prądu) - FLASH
    powyżej 24MHz musi mieć 1 a powyżej 48 - 2 wait-state. RAM - nie.

    > przynajmniej korzystający z
    > pamięci danych (w RAM).
    Dlaczego?

    --
    Pozdrawiam
    Michoo


  • 18. Data: 2011-05-30 21:44:41
    Temat: Re: STM32 architektura pamięci.
    Od: "Marcin Wasilewski" <j...@a...pl>

    Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
    news:is128v$i0b$1@news.onet.pl...

    >> Ale program będzie wolniej się wykonywał,

    > Ztcw będzie się szybciej wykonywał (i z mniejszym poborem prądu) - FLASH
    > powyżej 24MHz musi mieć 1 a powyżej 48 - 2 wait-state. RAM - nie.

    >> przynajmniej korzystający z
    >> pamięci danych (w RAM).

    > Dlaczego?

    Elementarne. Jeśli instrukcje programu są pobierane z jednej magistrali, w
    tym samym czasie na drugiej magistrali mogą być pobierane dane. W opisywanym
    przypadku, gdy będziesz pobierał z SRAM dane, to nie będziesz mógł w tym
    czasie pobierać instrukcji. Oczywiście nie każda instrukcja polega na
    przesyłaniu danych. Ale na pamięci SRAM zapewne i jakieś DMA działa. A to
    wszystko pochłania cykle dostępu.


  • 19. Data: 2011-05-30 22:36:07
    Temat: Re: STM32 architektura pamięci.
    Od: Portal <m...@p...onet.usun.to.pl>

    > Tylko dlaczego w dokumentacji pamięć jest pokazana jako ciągła czyli
    > flash potem RAM w adresach rosnących?
    > Czy jeśli była by to faktycznie harwardzka to czy Flash i RAM nie
    > powinny zaczynać się od zera?

    To co siedzi w tych prockach nosi nazwę zmodyfikowanej architektury
    Harvard czyli dwie oddzielne szyny do pobierania instrukcji i przesyłu
    danych, ale wspólna przestrzeń adresowa. To jest w zasadzie najbardziej
    elastyczne rozwiązanie dzięki któremu program i dane mogą ale nie muszą
    być umieszczone w fizycznie oddzielnych pamięciach włącznie z
    możliwością odseparowania tylko fragmentów kodu np. procedur obsługi
    przerwań. Dosyć adekwatnie przedstawia sytuację chociażby ten diagram:

    http://www.eetimes.com/ContentEETimes/Images/Product
    s/NewFolder/2010-11-30_crh_STM_Cortex_MCUs_matrix.jp
    g

    Jak widać, oprócz tradycyjnych szyn I i D jest jeszcze szyna systemowa z
    oddzielną przestrzenią adresową umożliwiającą alokację zarówno
    instrukcji jak i danych (z przewagą tego drugiego - m.in połączenia z
    peryferiami).

    Ogólnie we współczesnych architekturach z wielowarstwowymi magistralami
    oraz złożonymi hierachiami pamięci i przestrzeniami adresowymi
    mapowanymi na wiele równolegle dostępnych zasobów te podziały na
    Harvardy i von Neumany wg mnie powoli tracą rację bytu - trzeba patrzeć
    na "pełen obrazek".

    Pozdrawiam!
    Portal


  • 20. Data: 2011-05-31 05:21:15
    Temat: Re: STM32 architektura pamięci.
    Od: slawek7 <s...@w...pl>

    A powiesz mi jeszcze gdzie znaleźć opisy (wyjaśnienienia) sygnałów
    zegarowych występujących w STM32 i ich preskalerów.
    Tylko prosze nie mówcie że jest to w pdfach, bo pewnie tak jest.
    Problem w tym, w którym?

strony : 1 . [ 2 ] . 3


Szukaj w grupach

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: