"4CX250" <t...@p...onet.pl> wrote in message
news:inng7v$o4q$1@news2.ipartners.pl...

NIE KARMIĆ TROLA

do góry

Uzytkownik "Lelek@" <r...@i...iw> napisal w wiadomosci
news:inngqn$cbk$1@opal.futuro.pl...
>
> "4CX250" <t...@p...onet.pl> wrote in message
> news:innfld$nrh$1@news2.ipartners.pl...
>
> Nic z ciebie bie bedzie, ani konstruktor ani programista :-)
>
> Proponuje nie karmic trola :-)

A moze cos konkretnie na temat sie odniesiesz do zapytan jakie ci ciut
wyzej postawilem zanim mnie nazwiesz trollem?

Co? Glowa w piasek? Za trudny temat dla ciebie ?

Marek

do góry

W dniu 08.04.2011 18:50, 4CX250 pisze:
> Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
> news:inn7fe$om8$1@news.onet.pl...
>> W dniu 08.04.2011 15:31, 4CX250 pisze:
>
>> Tak działa fifo - z jednej strony bajty wchodzą a z drugiej wychodzą.
>
> Nadajnika?
>
> Gdyby był FIFO to byłby ładowany szeregowo bit po bicie a nie jest.
> W nadajniku rejestr ten ładowany jest tylko i wyłącznie równolegle z
> rejestru UDR.
> Oczywiście cały czas mowa o rejestrze przesuwnym nadajnika.
Strona 133.
Masz UDR robiący za 1 *bajtowe* FIFO i 'TRANSMIT SHIFT REGISTER' z
którego bity teleportują się bit po bicie[*].


[*] 8 *bitowe* FIFO z równoległym ładowaniem jakby nie patrzeć

--
Pozdrawiam
Michoo

do góry

Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
news:innodm$s1h$1@news.onet.pl...
>W dniu 08.04.2011 18:50, 4CX250 pisze:
>> Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
>> news:inn7fe$om8$1@news.onet.pl...
>>> W dniu 08.04.2011 15:31, 4CX250 pisze:
>>
>>> Tak działa fifo - z jednej strony bajty wchodzą a z drugiej
>>> wychodzą.
>>
>> Nadajnika?
>>
>> Gdyby był FIFO to byłby ładowany szeregowo bit po bicie a nie jest.
>> W nadajniku rejestr ten ładowany jest tylko i wyłącznie równolegle
>> z
>> rejestru UDR.
>> Oczywiście cały czas mowa o rejestrze przesuwnym nadajnika.
> Strona 133.

> Masz UDR robiący za 1 *bajtowe* FIFO i 'TRANSMIT SHIFT REGISTER' z
> którego bity teleportują się bit po bicie[*].

Owszem UDR jest 1 *bajtowym* FIFO ale jednocześnie nie jest rejestrem
*przesuwnym*.
Czy trudno ci to zrozumieć że ja cały mówię o rejestrze przesuwnym
'TRANSMIT SHIFT REGISTER'
Ten rejestr nie jest rejestrem FIFO lecz zwykłym rejestrem przesuwnym.


> [*] 8 *bitowe* FIFO z równoległym ładowaniem jakby nie patrzeć

Te dwa rejestry razem wzięte, czyli rejestr równoległy UDR oraz
rejestr przesuwny TRANSMIT SHIFT REGISTER tworzą coś ala hybrydę
rejestru przesuwnego FIFO z ładowaniem równoległym i wyjściem
szeregowym. Od początku jednak poruszam problem samego tylko rejestru
TRANSMIT SHIFT REGISTER.
Czy zauważasz że to nie to samo?


Marek

do góry

Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
news:innodm$s1h$1@news.onet.pl...
> Strona 133.

Ale jakiego układu, bo ja na tej stronie w datasheet atmegi 32 mam
rysunek "SPI Master-slave Interconnection"


Marek

do góry

W dniu 08.04.2011 21:56, 4CX250 pisze:
>
> Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
> news:innodm$s1h$1@news.onet.pl...
>> Strona 133.
>
> Ale jakiego układu, bo ja na tej stronie w datasheet atmegi 32 mam
> rysunek "SPI Master-slave Interconnection"
mega8

--
Pozdrawiam
Michoo

do góry

Użytkownik "4CX250" <t...@p...onet.pl> napisał w wiadomości
news:innp1n$seu$1@news2.ipartners.pl...



> Owszem UDR jest 1 *bajtowym* FIFO ale jednocześnie nie jest
> rejestrem *przesuwnym*.

Aaa. Kopiuj wklej i wyszła mamałyga.

Miało być że UDR jest 1 *bajtowym* zwykłym rejestrem - buforem, nie
jest
rejestrem przesuwnym.

Jeszcze dopiszę coś. Jeśli byłby rejestrem przesuwnym to wskaż mi
miejsce gdzie do niego dochodzi
sygnał zegarowy :)



Marek

do góry

Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
news:innpfe$a8$1@news.onet.pl...
>W dniu 08.04.2011 21:56, 4CX250 pisze:
>>
>> Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
>> news:innodm$s1h$1@news.onet.pl...
>>> Strona 133.
>>
>> Ale jakiego układu, bo ja na tej stronie w datasheet atmegi 32 mam
>> rysunek "SPI Master-slave Interconnection"
> mega8


No to nie wiem bo w mega8 mam na tej stronie opis ramki.
Może chodzi ci o rysunek 61 USART Block Diagram który u mnie jest
akurat na 129 stronie?


Marek

do góry

Uzytkownik "4CX250" <t...@p...onet.pl> napisal w wiadomosci
news:innfld$nrh$1@news2.ipartners.pl...

> Ten rejestr przesuwny ladowany jest równolegle nie szeregowo a idea
> rejestru FIFO to first input first output. W rejestrze FIFO dane
> dopisywane sa na koncu kolejki. Jezeli ja wpisuje równolegle do rejestru
> cale 8 bitów to jak to mozna nazwac dopisywaniem na koncu kolejki?

A kto Ci powiedzial, ze FIFO musi byc szeregowe? Traktuj to jako
urzadzenie I/O z dwubajtowym FIFO. Wkladasz tam dane równolelgle (co akurat
jest normalne), a urzadzenie I/O robi z nimi co ma robic (w tym wypadku
wypycha szeregowo), gdyz taka jest istota tego urzadzenia, gdyby to byl np.
wyswietlacz LCD to wypychal by to na ekran i tez nie bardzo by Cie
interesowalo jak to robi.

do góry

W dniu 08.04.2011 21:52, 4CX250 pisze:
> Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
>> Masz UDR robiący za 1 *bajtowe* FIFO i 'TRANSMIT SHIFT REGISTER' z
>> którego bity teleportują się bit po bicie[*].
>
> Owszem UDR jest 1 *bajtowym* FIFO ale jednocześnie nie jest rejestrem
> *przesuwnym*.
Dokładnie. Dyskusja zaczęła się od tego, że negowałeś pełnienie przez
UDR roli bufora FIFO.

> Czy trudno ci to zrozumieć że ja cały mówię o rejestrze przesuwnym
> 'TRANSMIT SHIFT REGISTER'
Bardzo trudno. Zaczęło się od "UDRE: USART Data Register Empty". To
tobie się uroiło, że odpowiedź o FIFO dotyczyła shift register.

>> [*] 8 *bitowe* FIFO z równoległym ładowaniem jakby nie patrzeć
>
> Te dwa rejestry razem wzięte, czyli rejestr równoległy UDR oraz rejestr
> przesuwny TRANSMIT SHIFT REGISTER tworzą coś ala hybrydę rejestru
> przesuwnego FIFO z ładowaniem równoległym i wyjściem szeregowym.
UDR nie jest w tym rozważaniu do niczego potrzebny - równie dobrze TSR
mógłby być ładowany bezpośrednio. Natomiast jak zauważyłeś pełni on rolę
"jakby FIFO" - dane ładowane są równolegle ale opuszczają bufor
szeregowo wg starszeństwa bitów. Tylko, że pisząc o FIFO AK miał na
myśli od początku UDR a Tobie się to pokręciło z TSR.

--
Pozdrawiam
Michoo

do góry