W dniu 08.04.2011 21:52, 4CX250 pisze:
> Użytkownik "Michoo" <m...@v...pl> napisał w wiadomości
>> Masz UDR robiący za 1 *bajtowe* FIFO i 'TRANSMIT SHIFT REGISTER' z
>> którego bity teleportują się bit po bicie[*].
>
> Owszem UDR jest 1 *bajtowym* FIFO ale jednocześnie nie jest rejestrem
> *przesuwnym*.
Dokładnie. Dyskusja zaczęła się od tego, że negowałeś pełnienie przez
UDR roli bufora FIFO.

> Czy trudno ci to zrozumieć że ja cały mówię o rejestrze przesuwnym
> 'TRANSMIT SHIFT REGISTER'
Bardzo trudno. Zaczęło się od "UDRE: USART Data Register Empty". To
tobie się uroiło, że odpowiedź o FIFO dotyczyła shift register.

>> [*] 8 *bitowe* FIFO z równoległym ładowaniem jakby nie patrzeć
>
> Te dwa rejestry razem wzięte, czyli rejestr równoległy UDR oraz rejestr
> przesuwny TRANSMIT SHIFT REGISTER tworzą coś ala hybrydę rejestru
> przesuwnego FIFO z ładowaniem równoległym i wyjściem szeregowym.
UDR nie jest w tym rozważaniu do niczego potrzebny - równie dobrze TSR
mógłby być ładowany bezpośrednio. Natomiast jak zauważyłeś pełni on rolę
"jakby FIFO" - dane ładowane są równolegle ale opuszczają bufor
szeregowo wg starszeństwa bitów. Tylko, że pisząc o FIFO AK miał na
myśli od początku UDR a Tobie się to pokręciło z TSR.

--
Pozdrawiam
Michoo