Uzytkownik "Marcin" <m...@o...pl> napisal w wiadomosci
news:1ec35702-68fd-44eb-8fca-3b7e611bdb48@m13g2000yq
b.googlegroups.com...
> >
>> > Gwoli cis o ci fifo mo e by r wnoleg e, bajtowe.
>>
>> Piszesz zupe nie o czyms innym. Transmisja USART jest bitowa nie
>> bajtowa i
>> rejestr jest bitowy a nie bajtowy.
>
> Ale sa _dwa_ rejestry bajtowe. Mmozna wpisac do wyslania dwa bajty,
> nie czekajac na transmisje pierwszego.
> Inne uP ( np ADuC7026 maja 3 najtowa kolejke FIFO)

Ale polaczone równolegle nie szeregowo. Zobacz na rysunek. Zawartosc
rejestru UDR (transmit) kopiowana jest _równolegle_ do Transmit Shift
Register czyli do rejestru przesuwnego. Jak widzisz nie wystepuje tu
ladowanie tego rejestru bit po bicie szeregowo.
Z rejestru tego w takt zegara bit po bicie wysuwany jest bajt do Pin
Control i dalej na nózke procka. Miedzu czasie Parity Generator zlicza
bity i na koncu kiedy ostatni bit nadawanego bajtu wyjdzie z rejestru
przesuwnego dokleja swój bit parzystosci.
Gdy ostatni bit wysylanego bajtu opusci rejestr przesuwny kopiowany
jest do tego rejestru drugi bajt który oczekiwal w rejestrze UDR.

Czy pisze tu gdzies o rejestrze FIFO nadajnika?
"The Transmitter consists of a single write buffer, a serial
Shift Register, parity generator and control logic for handling
different serial frame formats"
Ten rejestr przesuwny ladowany jest równolegle nie szeregowo a idea
rejestru FIFO to first input first output. W rejestrze FIFO dane
dopisywane sa na koncu kolejki. Jezeli ja wpisuje równolegle do
rejestru cale 8 bitów to jak to mozna nazwac dopisywaniem na koncu
kolejki?

Marek


Marek