eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.comp.programmingSpójność cache L1 w x86 pomiędzy rdzeniamiRe: Spójność cache L1 w x86 pomiędzy rdzeniami
  • Data: 2015-06-09 08:22:03
    Temat: Re: Spójność cache L1 w x86 pomiędzy rdzeniami
    Od: Wojciech Muła <w...@g...com> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    On Tuesday, May 19, 2015 at 7:31:38 PM UTC+2, Sebastian Biały wrote:
    > Pytanie: jeśli nie zastosuje żadnych barier pamięci, to czy cache core2
    > po jakimś czasie zostanie zaktualizowane zazwartością cache core1? Jest
    > to mętnie opisane i zazwyczaj w kontekscie barier pamięci. Mnie
    > natomiast interesuje czy procesor sam z siebie dokonuje synchronizacji
    > cache L1. Zakładam że nie, ale to jest x86 i wiele pewno zrobiono dla
    > kompatyblinosci z kiepskim softem :/

    Jest synchronizacja, to się nazywa snooping: "When operating in an MP system,
    [...] processors have the ability to snoop other processor's accesses to system
    memory and to their internal caches. They use this snooping ability to keep
    their internal caches consistent both with system memory and with the caches
    in other processors on the bus" (za System Programming Guide).

    w.

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: