eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.comp.programmingSpójność cache L1 w x86 pomiędzy rdzeniamiRe: Spójność cache L1 w x86 pomiędzy rdzeniami
  • Data: 2015-06-10 21:27:04
    Temat: Re: Spójność cache L1 w x86 pomiędzy rdzeniami
    Od: Sebastian Biały <h...@p...onet.pl> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    On 2015-06-10 10:24, Wojciech Muła wrote:
    > Na x86
    > domyślnie nie masz problemu z orderingiem, bo wszystkie dostępy są
    > serializowane (wyjątkiem są operacje SSE).

    Nie wszystkie. Np. load przeplata się ze store jesli dotyczą róznych
    komorek pamięci. x86 też ma pułapki.

    http://preshing.com/20120515/memory-reordering-caugh
    t-in-the-act/

    http://stackoverflow.com/questions/20907811/x86-memo
    ry-ordering-loads-reordered-with-earlier-stores-vs-i
    ntra-processor-for

    Najbardziej zabawne że pytanie które zadalem wyszło wlaśnie z takiego
    przypadku pod lupą - pewne flagi ustawiane na cpux miały niedozwolony
    stan na cpuy. Podczas analizy okazało się dodatkowo że flagi te
    propagowały się do sąsiednich rdzeni zaskakująco długo i nie potrafie
    tego wyjasnić.

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: