eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.comp.programmingSpójność cache L1 w x86 pomiędzy rdzeniamiRe: Spójność cache L1 w x86 pomiędzy rdzeniami
  • Data: 2015-06-10 10:24:44
    Temat: Re: Spójność cache L1 w x86 pomiędzy rdzeniami
    Od: Wojciech Muła <w...@g...com> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    On Tuesday, June 9, 2015 at 6:19:38 PM UTC+2, Sebastian Biały wrote:
    > On 2015-06-09 08:22, Wojciech Muła wrote:
    > > Jest synchronizacja, to się nazywa snooping
    >
    > Wiem, czytalem ogromną ilość opisów jak działają protokoły spójności
    > cache i problem jest mocno zawiły. W żadnym nie natrafiłem na informacje
    > po jakim *czasie* L1 są synchronizowane albo np. po jakim czasie zapis
    > pamięci w CPU0 widoczny jest w CPU1. Wszyscy mowią o memory ordering ale
    > nikt nie mówi jak szybo widać zmiany :). Albo jest to czas pomijalnie
    > mały albo czytałem złe dokumenty.

    Snooping działa w chwili odczytu, więc można przyjąć że pomijalnie. Na x86
    domyślnie nie masz problemu z orderingiem, bo wszystkie dostępy są
    serializowane (wyjątkiem są operacje SSE).

    Ale faktycznie, ciekawie to by było na PowerPC gdzie wszystkie dostępy są
    weak-ordered. Muszę doczytać. :)

    w.

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: