On 2016-01-04 14:54, Ignacy wrote:
> W dniu 03.01.2016 o 01:30, Grzegorz Kurczyk pisze:
>> Czy taki LUT jest skomplikowany ? Pojęcie względne. W skrajnie "złym"
>> przypadku LUT może stać się dwuwejściową bramką AND lub nawet zwykłym
>> inwerterem!!! Jakże paskudne marnowanie zasobów :-/ Z drugiej strony
>> taki LUT4 może zastąpić dowolny układ kombinacyjny funkcji czterech
>> zmiennych czyli już całkiem niezłą garstkę bramek. Również może stać się
>> rejestrem przesuwnym "zastępując" dwa scalaki 74HCT164 ;-)
>
> A jak to wygląda, gdy mamy mały układ na kilka slicy a reszta układu
> jest nieużywana? Wszystkie inne LUT programowane są tak, aby były
> przeźroczyste? choć to i tak byłoby marnowanie czasu, gdyby sygnał przez
> nie przechodził.
>
>

Zasadniczo to nie widzę sensu dalszego kopania w tym temacie bo nie ma
to sensu bo:
1. I tak nigdy nie dojdziesz do etapu manipulowania bitami w obrazie
konfiguracyjnym fpga
2. Skompilowany obraz jest już dostatecznie dobrze zoptymalizowany
3. Jeżeli już naprawdę chcesz naprawdę tym się bawić to są od producenta
narzędzia do ręcznego układania projektu wew fpga
4. Bez problemu można też zobaczyć "schemat" do jakiego został
skompilowany projekt.


Nieużywane zasoby są wyłączone i pociągają jedynie prąd zdefiniowany w
dokumentacji.
Ważniejsze są natomiast zrozumienie sposobu tworzenia reguł dla projektu
określające czasy we/wy , clk itd.

Jeżeli te są poprawnie określone, narzędzia poprawnie podadzą ilość
pobieranej mocy przez układ.

Adam

do góry

Użytkownik "Adam Górski" napisał w wiadomości grup
dyskusyjnych:568a8038$0$689$6...@n...neostrada.
pl...
On 2016-01-04 14:54, Ignacy wrote:
> [...]
>Zasadniczo to nie widzę sensu dalszego kopania w tym temacie bo nie
>ma to sensu bo: [...]

Czemu - sluszne spostrzezenie, to i opatentowac mozna, i kasiore
trzepac, jak sie uda sprzedac :-)

Pytanie tylko czy:
-proponowane rozwiazanie bedzie prostsze niz LUT ?
-proponowane rozwiazanie bedzie rownie szybkie co LUT ... i stabilne
jesli chodzi o predkosc, bo i to by sie przydalo.

J.

do góry

Użytkownik "Ignacy" napisał w wiadomości grup
dyskusyjnych:n68f5k$qp2$...@n...news.atman.pl...
>Gdy bramka mam 2 wejścia i jedno wyjście, potrzeba 4 bitów do zapisu
>typu bramki.
>Mamy 16 możliwości:
>0000 - nudne, zawsze da zero
>0001 - or
[...]
Czekaj czekaj - to jest uklad 2-wejsciowy.
W Xilinx jest 4 wejsciowy, to kombinacji wejsc jest 16, a mozliwych
ukladow ... 64k, czyli potrzebujesz 16 bit do okreslenia jaki.
LUT tez potrzebuje 16 bit do zapamietania, wiec na jedno wychodzi - a
koncepcyjnie i realizacyjnie prosciej.

>Czy nie lepiej były by drobniejsze elementy, takie jednobramkowe?

W praktyce czesto jednak 2 wejscia to za malo, ba 4 tez za malo.
A jak wieksza ilosc polaczysz, to sie propagacje robia duze.

Byla taka firma Actel, robila programowalne uklady logiczne (w
zasadzie FPGA, ale ten skrot bywa utozsamiana z architektura Xilinx),
gdzie podstawe komorki byly bardzo proste i laczylo sie ich wieksza
ilosc.
Jakos popularnosc ma mierna, ale byc moze dlatego, ze ich uklady byly
programowalne jeden raz (technologia antifuse).
Co prawda na pewnej uczelni bylo to traktowane jako zaleta - oni
kladli nacisk na testowanie projektu, kto zle przetestowal, ten mial
problem, kto dobrze - nadawal sie na projektanta ASIC :-)

robia nadal
http://www.microsemi.com/products/fpga-soc/antifuse-
fpgas

robia tez inne, ale nie chce mi sie doczytywac czy to ma koncepcje
malych bramek czy bardziej Xilinx.

>Choć ilość, mimo że układy FPGA są tworzone w technologii liczonej w
>nanometrach, nie jest imponująca. Ilość bramek i pamięci mierzy się w
>tysiącach, jak to się ma do 16 GB pamięci flash? Dlaczego pamięci
>mogą mieć znacznie więcej podstawowych elementów?

Bo te elementy sa proste, wrecz prostackie. Taki xilinxowy CLB jest
bardziej skomplikowany, a przeciez musi byc nadbudowa programujaca i
laczaca ...

J.

do góry

W dniu 04.01.2016 o 15:51, J.F. pisze:
> Czemu - sluszne spostrzezenie, to i opatentowac mozna, i kasiore
> trzepac, jak sie uda sprzedac :-)
>
> Pytanie tylko czy:
> -proponowane rozwiazanie bedzie prostsze niz LUT ?
> -proponowane rozwiazanie bedzie rownie szybkie co LUT ... i stabilne
> jesli chodzi o predkosc, bo i to by sie przydalo.

W Google Scholar znalazłem jeden artykuł z marca 2012 ale dostępny tylko
za indyjskie rupie, nie widziałem podobnych i cytowań:
http://ijgti.org.in/index.php/ijgti/article/view/116
tytuł : "An effective alternative for LUT's in FPGA verified for
comparator circuit" sugeruje że jest to jakaś alternatywa dla LUT.

do góry