On 20.08.2020 20:09, Grzegorz Kurczyk wrote:

> Czy strobujesz sygnał OE w 74LS245 z sygnałem zegarowym FI2 w 6502 ?

Nie bezpośrednio. Na głównej płytce z CPU mam prosty układ z bramek
74HCT00, który z sygnałów RW oraz PHI2 generuje "intelowskie" sygnały RD
i WR, które są wyprowadzone na magistralę systemową. Dzięki temu łatwiej
korzystać z pamięci i peryferiów zaprojektowanych dla tej magistrali.
Sygnał RD działa prawidłowo, bo wykorzystuję go do komunikacji z innymi
peryferiami. np. układem RTC M6242B.

Ten właśnie wygenerowany sygnał RD, razem z wyjściem dekodera adresów
steruje wejściem OE 245, za pośrednictwem bramki NAND. Oczywiście obydwa
sygnały są wcześniej zanegowane, ponieważ są aktywne w stanie niskim.


> Z dekodera adresów prawdopodobnie dostajesz stan niski przez cały czas
> trwania stabilnego adresu na magistrali adresowej. Wyjścia buforów
> powinny być aktywne tylko w czasie gdy jest adres, stan wysoki na R/W i
> stan wysoki na Fi2

I właśnie taka kombinacja sygnałów R/W i Fi2 generuje sygnał RD, który z
kolei razem z wyjście dekodera adresów steruje wejściem OE 245.

W podobny sposób mm to zrealizowane w drugiej konstrukcji (tej, która
działa prawidłowo). Jedyna różnica to fakt, że wejścia/wyjścia A i B
pracują w odwrotnej konfiguracji. No i fakt, że w tym nowszym urządzeniu
zrobiłem dekoder adresów na GAL-u, a nie 74HCT138 i paru bramkach.