eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaFPGA VHDL Verilog CPLD
Ilość wypowiedzi w tym wątku: 23

  • 1. Data: 2009-07-14 22:35:04
    Temat: FPGA VHDL Verilog CPLD
    Od: glatocha <g...@g...com>

    Witam,
    Czy orientuje się ktoś jak wygląda z popularnością układów
    programowalnych? Chciałbym się nauczyć w miarę porządnie jakiegoś języka
    opisu sprzętu. Na razie zacznę od CPLD Xilinxa i teraz pytanie VHDL czy
    Verilog? Czy w WebISE można używać obydwóch?

    W przyszłości chciałbym się przesiąść na coś większego, zachęca mnie
    możliwość wbudowania uC do FPGA i konfigurowania peryferiów. Co
    polecacie? Xilinx, Altera, Lettice? Coś jeszcze popularnego?
    Do Altery można ARMa wsadzić, ale te NIOSy czy Pico/Micro Blazy też nie
    wyglądają źle. Cena płytki tu już jest większa, ale wydaje mi się, że te
    pod Spartana 3AN za 200$ są już w miarę wypaśne.

    Czy Altera i Lattice też mają wersję z Flashem? Na stronach się nie
    dokopałem.

    Czy możecie z doświadczenia porównać środowiska programowe xilinxa i
    Altery, może w sofcie tkwi kruczek do wyboru.

    Co do maksymalnych możliwości to raczej w Veritexy się bawił nie będę i
    Spartan to na razie taki mój target do opanowania.

    Jeszcze jedno pytanko mi się nasunęło, czy przesiadka z Xilinxa na
    Alterę lub na odwrót jest kłopotliwa? Język ten sam niby, ale jakieś
    różnice zapewne są.

    pozdrawiam
    g.


  • 2. Data: 2009-07-15 11:00:35
    Temat: Re: FPGA VHDL Verilog CPLD
    Od: "marko1a" <m...@l...de>

    Jeżeli jesteś zainteresowany to mam na zbyciu jakieś Xilinxy XC5202.
    Lata temu gdy popularne było pakiet radio zakupiłem całą listwę bo
    pojedynczych sztuk nie szło kupić. Do takich urządzeń
    http://gw.hb9ww.ampr.org/ftp/Ham/hardware/yam/ ale nie wykorzystałem
    wszystkich układów. Kilka sztuk leży w szufladzie z podskawkami.
    Jakby kogoś interesowało to mam także płytki tych modemów oraz dwa gotowe
    modemy zmontowane i uruchomione.

    Marek


    Użytkownik "glatocha" <g...@g...com> napisał w wiadomości
    news:MPG.24c72680dc31b2b698969c@news.onet.pl...
    Witam,
    Czy orientuje się ktoś jak wygląda z popularnością układów
    programowalnych? Chciałbym się nauczyć w miarę porządnie jakiegoś języka
    opisu sprzętu. Na razie zacznę od CPLD Xilinxa i teraz pytanie VHDL czy
    Verilog? Czy w WebISE można używać obydwóch?

    W przyszłości chciałbym się przesiąść na coś większego, zachęca mnie
    możliwość wbudowania uC do FPGA i konfigurowania peryferiów. Co
    polecacie? Xilinx, Altera, Lettice? Coś jeszcze popularnego?
    Do Altery można ARMa wsadzić, ale te NIOSy czy Pico/Micro Blazy też nie
    wyglądają źle. Cena płytki tu już jest większa, ale wydaje mi się, że te
    pod Spartana 3AN za 200$ są już w miarę wypaśne.

    Czy Altera i Lattice też mają wersję z Flashem? Na stronach się nie
    dokopałem.

    Czy możecie z doświadczenia porównać środowiska programowe xilinxa i
    Altery, może w sofcie tkwi kruczek do wyboru.

    Co do maksymalnych możliwości to raczej w Veritexy się bawił nie będę i
    Spartan to na razie taki mój target do opanowania.

    Jeszcze jedno pytanko mi się nasunęło, czy przesiadka z Xilinxa na
    Alterę lub na odwrót jest kłopotliwa? Język ten sam niby, ale jakieś
    różnice zapewne są.

    pozdrawiam
    g.



  • 3. Data: 2009-07-15 21:26:55
    Temat: Re: FPGA VHDL Verilog CPLD
    Od: Konop <k...@g...pl>

    > Czy orientuje się ktoś jak wygląda z popularnością układów
    > programowalnych? Chciałbym się nauczyć w miarę porządnie jakiegoś języka
    > opisu sprzętu. Na razie zacznę od CPLD Xilinxa i teraz pytanie VHDL czy
    > Verilog? Czy w WebISE można używać obydwóch?

    Z tego co wiem, Verilog w Polsce jest mniej popularny, ale w praktyce
    wychodzi, że prostsze rzeczy łatwiej się robi w Verilogu ;)... ja bym Ci
    ten język szczególnie polecił ;)... Naturalnie możesz używać obu
    języków, możesz stosować w jednym projekcie moduły napisane w różnych
    językach, ale w jednym pliku tylko jeden język ;)... Tak czy siak
    właściwie da się dowolnie łączyć te języki (odpowiednio dzieląc moduł na
    mniejsze podmoduły).

    > Jeszcze jedno pytanko mi się nasunęło, czy przesiadka z Xilinxa na
    > Alterę lub na odwrót jest kłopotliwa? Język ten sam niby, ale jakieś
    > różnice zapewne są.

    No różnice są, różne są układy i tyle ;)... to jest tak, pisząc w
    Verilogu lub VHDLu opisujesz zachowanie się sprzętu. Czyli rejestry,
    bramki, połączenia itp (tzn. opisujesz na wyższym poziomie, ale to się
    sprowadza do takich rzeczy). Natomiast wszystkie sprawy związane z samym
    układem - ustalasz już poza językiem ;)... np. przypisanie pinów do
    wejść, wybranie standardu logiki itp konfiguracja - to wszystko dzieje
    się w programie... moim zdaniem - trzeba się przyzwyczaić, ale
    przesiadka to nic trudnego ;)... wiele osób posługuje się na zmianę
    Xilinxem i Alterą i nie muszą za każdym razem uczyć się wszystkiego od
    nowa ;)...

    Pozdrawiam
    Konop


  • 4. Data: 2009-07-16 21:49:25
    Temat: Re: FPGA VHDL Verilog CPLD
    Od: Jerry1111 <j...@w...pl.pl.wp>

    glatocha wrote:
    > Witam,
    > Czy orientuje się ktoś jak wygląda z popularnością układów
    > programowalnych? Chciałbym się nauczyć w miarę porządnie jakiegoś języka
    > opisu sprzętu. Na razie zacznę od CPLD Xilinxa i teraz pytanie VHDL czy
    > Verilog? Czy w WebISE można używać obydwóch?
    >
    > W przyszłości chciałbym się przesiąść na coś większego, zachęca mnie
    > możliwość wbudowania uC do FPGA i konfigurowania peryferiów.

    Krotko: Altera i VHDL.

    Xilinxa sobie odpuscilem, bo z jego oprogramowaniem dostawalem
    niestrawnosci. Po prostu zart i strata czasu.

    --
    Jerry1111


  • 5. Data: 2009-07-16 22:57:12
    Temat: Re: FPGA VHDL Verilog CPLD
    Od: glatocha <g...@g...com>

    In article <h3o79c$anm$2@news.onet.pl>,
    j...@w...pl.pl.wp says...
    >
    > glatocha wrote:
    > > Witam,
    > > Czy orientuje się ktoś jak wygląda z popularnością układów
    > > programowalnych? Chciałbym się nauczyć w miarę porządnie jakiegoś języka
    > > opisu sprzętu. Na razie zacznę od CPLD Xilinxa i teraz pytanie VHDL czy
    > > Verilog? Czy w WebISE można używać obydwóch?
    > >
    > > W przyszłości chciałbym się przesiąść na coś większego, zachęca mnie
    > > możliwość wbudowania uC do FPGA i konfigurowania peryferiów.
    >
    > Krotko: Altera i VHDL.
    >
    > Xilinxa sobie odpuscilem, bo z jego oprogramowaniem dostawalem
    > niestrawnosci. Po prostu zart i strata czasu.


    No do VHDLa się jakoś przekonałem natomiast co do Altery i Xilinxa, to
    na razie mam to CPLD Xilinxa więc z softem tak, czy tak muszę powalczyć.
    A do spartana, po prostu przekonuje mnie bardziej rozbudowana płytka niż
    do cyclonów. Oczywiście mówię o tych najtańszych za 200$.

    Ale FPGA to sprawa przyszłości na razie VHDLa muszę opanować.

    Dzięki za odpowiedź


  • 6. Data: 2009-07-18 12:08:02
    Temat: Re: FPGA VHDL Verilog CPLD
    Od: Jerry1111 <j...@w...pl.pl.wp>

    glatocha wrote:
    > No do VHDLa się jakoś przekonałem natomiast co do Altery i Xilinxa, to
    > na razie mam to CPLD Xilinxa więc z softem tak, czy tak muszę powalczyć.
    > A do spartana, po prostu przekonuje mnie bardziej rozbudowana płytka niż
    > do cyclonów. Oczywiście mówię o tych najtańszych za 200$.

    Plytke kupujesz raz, a firme trudniej zmienic.

    --
    Jerry1111


  • 7. Data: 2009-07-18 19:55:16
    Temat: Re: FPGA VHDL Verilog CPLD
    Od: glatocha <g...@g...com>

    In article <h3sdv9$pg$2@news.onet.pl>,
    j...@w...pl.pl.wp says...
    >
    > glatocha wrote:
    > > No do VHDLa się jakoś przekonałem natomiast co do Altery i Xilinxa, to
    > > na razie mam to CPLD Xilinxa więc z softem tak, czy tak muszę powalczyć.
    > > A do spartana, po prostu przekonuje mnie bardziej rozbudowana płytka niż
    > > do cyclonów. Oczywiście mówię o tych najtańszych za 200$.
    >
    > Plytke kupujesz raz, a firme trudniej zmienic.

    Dlatego pytałem czy ciężko zmienić firmę, z tego co ktoś wcześniej pisał
    to kwestia głównie opanowania softu.
    A jednak od jakieś płytki trzeba zacząć. Fajniejsza płytka bardziej
    cieszy i daje motywację do nauki.


  • 8. Data: 2009-07-21 04:29:04
    Temat: Re: FPGA VHDL Verilog CPLD
    Od: "Pszemol" <P...@P...com>

    "glatocha" <g...@g...com> wrote in message
    news:MPG.24c72680dc31b2b698969c@news.onet.pl...
    > Czy Altera i Lattice też mają wersję z Flashem? Na stronach się nie
    > dokopałem.

    Chodzi Ci o programowanie po włączeniu zasilania?

    FPGA (np. Cyclone, Stratix) mają SRAM do zapisu danych konfiguracyjnych.
    Wymagają zewnętrznego układu pamięci (zwykle serial flash ale niektóre
    pracują też z paralel CFI).

    CPLD (układy MAX) mają FLASH, więc nie wymagają do pracy zewnętrznych
    układów - są gotowe POWER ON.

    Nios II zajmuje dużo zasobów FPGA więc opłaca się tylko w dużych kostkach.
    W małych ledwie zmieści się wersja economy i poza procem niewiele zrobisz.

    Ale za to możesz robić w dużych FPGA cuda z łączeniem kilku rdzeni Nios II
    pracujących nad zadaniem równolegle i jak wykorzystasz wewnętrzną
    pamięć SRAM do pracy programu to uzyskasz dużą wydajność...
    Możesz mieć osobne magistrale pamięci SRAM, Flash - bez wąskich gardeł.
    Wygrywasz dużo wykorzystując wewnętrzne połączenia w FPGA prowadząc
    takie liczne magistrale w porównaniu do typowych procków które ograniczone
    są z natury rzeczy samej ilości pinów które podrażają koszty obudowy.
    Nie jest to jednak typowy procesor jaki znasz - w podstawowej wersji bardzo
    dużo wydajności tracisz np. na bardzo liczne cykle przyjęcia przerwania.
    Warto dokładnie przeczytać manual i wczytać się dobrze w szczegóły aby
    Cię potem nie zaskoczył Cię czas odpowiedzi na przerwanie rzędu 485
    cykli zegarowych czy powrotu z przerwania zajmujący ponad 220 :-)
    ( http://www.altera.com/literature/hb/nios2/n2sw_nii52
    006.pdf strona 8)


  • 9. Data: 2009-07-21 23:43:41
    Temat: Re: FPGA VHDL Verilog CPLD
    Od: glatocha <g...@g...com>

    In article <h...@p...onet.pl>, P...@P...com says...
    >
    > "glatocha" <g...@g...com> wrote in message
    > news:MPG.24c72680dc31b2b698969c@news.onet.pl...
    > > Czy Altera i Lattice też maj? wersję z Flashem? Na stronach się nie
    > > dokopałem.
    >
    > Chodzi Ci o programowanie po wł?czeniu zasilania?
    >
    > FPGA (np. Cyclone, Stratix) maj? SRAM do zapisu danych konfiguracyjnych.
    > Wymagaj? zewnętrznego układu pamięci (zwykle serial flash ale niektóre
    > pracuj? też z paralel CFI).
    >
    > CPLD (układy MAX) maj? FLASH, więc nie wymagaj? do pracy zewnętrznych
    > układów - s? gotowe POWER ON.

    Właśnie Xilinx ma Spartana 3AN FPGA z Flashem, tylko chyba to się tam
    odbywa tak, że jest SRAM normalny z konfiguracją i po prostu ten Flash
    jest zabudowany w tej samej kostce.

    > Nios II zajmuje dużo zasobów FPGA więc opłaca się tylko w dużych kostkach.
    > W małych ledwie zmie?ci się wersja economy i poza procem niewiele zrobisz.
    >
    > Ale za to możesz robić w dużych FPGA cuda z ł?czeniem kilku rdzeni Nios II
    > pracuj?cych nad zadaniem równolegle i jak wykorzystasz wewnętrzn?
    > pamięć SRAM do pracy programu to uzyskasz duż? wydajno?ć...
    > Możesz mieć osobne magistrale pamięci SRAM, Flash - bez w?skich gardeł.
    > Wygrywasz dużo wykorzystuj?c wewnętrzne poł?czenia w FPGA prowadz?c
    > takie liczne magistrale w porównaniu do typowych procków które ograniczone
    > s? z natury rzeczy samej ilo?ci pinów które podrażaj? koszty obudowy.
    > Nie jest to jednak typowy procesor jaki znasz - w podstawowej wersji bardzo
    > dużo wydajno?ci tracisz np. na bardzo liczne cykle przyjęcia przerwania.
    > Warto dokładnie przeczytać manual i wczytać się dobrze w szczegóły aby
    > Cię potem nie zaskoczył Cię czas odpowiedzi na przerwanie rzędu 485
    > cykli zegarowych czy powrotu z przerwania zajmuj?cy ponad 220 :-)
    > ( http://www.altera.com/literature/hb/nios2/n2sw_nii52
    006.pdf strona 8)

    Z tymi przerwaniami to faktycznie dłuuuugo.
    Ale wyobrażam sobie to tak, że mam jądro i resztę w miarę konfigurowalną
    w jakiejś tam przestrzeni adresowej to znaczy jak potrzebuję 20
    liczników i 30 PWMow to sobie to w granicach zasobów mogę zrobić. A jak
    nie używam Watchdoga to go wycinam z korzeniami, a nie tylko wyłączam
    jak w zwykłym procku.
    Ale tak jak pisałem, zacznę od jakiś liczników czy rejestrów przesównych
    a potem będę szalał z czym innym. Widzę, że biegły jesteś w tematyce, to
    pozwolę sobie Ciebie zapamiętać i w razie czego kiedyś podpytać ;)

    pozdrawiam
    g.


  • 10. Data: 2009-07-22 02:21:39
    Temat: Re: FPGA VHDL Verilog CPLD
    Od: "Pszemol" <P...@P...com>

    "glatocha" <g...@g...com> wrote in message
    news:MPG.24d0711832daf56f98969f@news.onet.pl...
    > In article <h...@p...onet.pl>, P...@P...com says...
    >>
    >> "glatocha" <g...@g...com> wrote in message
    >> news:MPG.24c72680dc31b2b698969c@news.onet.pl...
    >> > Czy Altera i Lattice też maj? wersję z Flashem? Na stronach się nie
    >> > dokopałem.
    >>
    >> Chodzi Ci o programowanie po wł?czeniu zasilania?
    >>
    >> FPGA (np. Cyclone, Stratix) maj? SRAM do zapisu danych konfiguracyjnych.
    >> Wymagaj? zewnętrznego układu pamięci (zwykle serial flash ale niektóre
    >> pracuj? też z paralel CFI).
    >>
    >> CPLD (układy MAX) maj? FLASH, więc nie wymagaj? do pracy zewnętrznych
    >> układów - s? gotowe POWER ON.
    >
    > Właśnie Xilinx ma Spartana 3AN FPGA z Flashem, tylko chyba to się tam
    > odbywa tak, że jest SRAM normalny z konfiguracją i po prostu ten Flash
    > jest zabudowany w tej samej kostce.

    Niech zgadnę - taka hybryda będzie cholernie droga, bo FPGA robi
    się innymi technologiami niż flash, a więc będziesz pewnie miał dwa
    kryształy w jednej obudowie...

    >> Nios II zajmuje dużo zasobów FPGA więc opłaca się tylko w dużych
    >> kostkach.
    >> W małych ledwie zmie?ci się wersja economy i poza procem niewiele
    >> zrobisz.
    >>
    >> Ale za to możesz robić w dużych FPGA cuda z ł?czeniem kilku rdzeni Nios
    >> II
    >> pracuj?cych nad zadaniem równolegle i jak wykorzystasz wewnętrzn?
    >> pamięć SRAM do pracy programu to uzyskasz duż? wydajno?ć...
    >> Możesz mieć osobne magistrale pamięci SRAM, Flash - bez w?skich gardeł.
    >> Wygrywasz dużo wykorzystuj?c wewnętrzne poł?czenia w FPGA prowadz?c
    >> takie liczne magistrale w porównaniu do typowych procków które
    >> ograniczone
    >> s? z natury rzeczy samej ilo?ci pinów które podrażaj? koszty obudowy.
    >> Nie jest to jednak typowy procesor jaki znasz - w podstawowej wersji
    >> bardzo
    >> dużo wydajno?ci tracisz np. na bardzo liczne cykle przyjęcia przerwania.
    >> Warto dokładnie przeczytać manual i wczytać się dobrze w szczegóły aby
    >> Cię potem nie zaskoczył Cię czas odpowiedzi na przerwanie rzędu 485
    >> cykli zegarowych czy powrotu z przerwania zajmuj?cy ponad 220 :-)
    >> ( http://www.altera.com/literature/hb/nios2/n2sw_nii52
    006.pdf strona 8)
    >
    > Z tymi przerwaniami to faktycznie dłuuuugo.
    > Ale wyobrażam sobie to tak, że mam jądro i resztę w miarę konfigurowalną
    > w jakiejś tam przestrzeni adresowej to znaczy jak potrzebuję 20
    > liczników i 30 PWMow to sobie to w granicach zasobów mogę zrobić. A jak
    > nie używam Watchdoga to go wycinam z korzeniami, a nie tylko wyłączam
    > jak w zwykłym procku.

    Dobrze sobie wyobrażasz... Dodatkowo nie masz takich ograniczeń
    jak jest w typowych prockach że masz np. 2 uarty, SPI, 3 timery i...
    I kiszka. Jak potrzebujesz 4 uarty to szukasz innego proca albo
    rzeźbisz bitowo softwareowego uarta... W Niosie jak potrzebujesz
    12 uartów pracujących równolegle to sobie tak go konfigurujesz...
    Jak potrzebujesz 10 timerów i 4 kanały DMA to sobie tak robisz i już masz.

    > Ale tak jak pisałem, zacznę od jakiś liczników czy rejestrów przesównych
    > a potem będę szalał z czym innym. Widzę, że biegły jesteś w tematyce, to
    > pozwolę sobie Ciebie zapamiętać i w razie czego kiedyś podpytać ;)

    Biegły jak biegły - używałem 3 kostek FPGA Altery i 2 CPLD... to niewiele
    ale jakieś tam minimalne doświadczenie już mam...

    Acha, i weź pod uwagę że Altera oferuje w software Quartusa całkiem
    niezły edytor schematów, więc praktycznie w ogóle nie musisz pisać
    niczego w VHDL czy Verilogu - po prostu rysujesz sobie brameczki
    flip-flopy i jeśli tylko rozumiesz co się dzieje z tymi obrazkami potem
    to możesz jechać na tym do końca nie pisząc ani jednej linii VHDLa.

strony : [ 1 ] . 2 . 3


Szukaj w grupach

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: