eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaFPGA VHDL Verilog CPLDRe: FPGA VHDL Verilog CPLD
  • Path: news-archive.icm.edu.pl!news.rmf.pl!agh.edu.pl!news.agh.edu.pl!news.onet.pl!not
    -for-mail
    From: glatocha <g...@g...com>
    Newsgroups: pl.misc.elektronika
    Subject: Re: FPGA VHDL Verilog CPLD
    Date: Wed, 22 Jul 2009 01:43:41 +0200
    Organization: http://onet.pl
    Lines: 71
    Message-ID: <M...@n...onet.pl>
    References: <M...@n...onet.pl> <h...@p...onet.pl>
    NNTP-Posting-Host: g229163193.adsl.alicedsl.de
    Mime-Version: 1.0
    Content-Type: text/plain; charset="iso-8859-2"
    Content-Transfer-Encoding: quoted-printable
    X-Trace: news.onet.pl 1248219871 15117 92.229.163.193 (21 Jul 2009 23:44:31 GMT)
    X-Complaints-To: n...@o...pl
    NNTP-Posting-Date: Tue, 21 Jul 2009 23:44:31 +0000 (UTC)
    User-Agent: MicroPlanet-Gravity/2.71.11
    Xref: news-archive.icm.edu.pl pl.misc.elektronika:567667
    [ ukryj nagłówki ]

    In article <h...@p...onet.pl>, P...@P...com says...
    >
    > "glatocha" <g...@g...com> wrote in message
    > news:MPG.24c72680dc31b2b698969c@news.onet.pl...
    > > Czy Altera i Lattice też maj? wersję z Flashem? Na stronach się nie
    > > dokopałem.
    >
    > Chodzi Ci o programowanie po wł?czeniu zasilania?
    >
    > FPGA (np. Cyclone, Stratix) maj? SRAM do zapisu danych konfiguracyjnych.
    > Wymagaj? zewnętrznego układu pamięci (zwykle serial flash ale niektóre
    > pracuj? też z paralel CFI).
    >
    > CPLD (układy MAX) maj? FLASH, więc nie wymagaj? do pracy zewnętrznych
    > układów - s? gotowe POWER ON.

    Właśnie Xilinx ma Spartana 3AN FPGA z Flashem, tylko chyba to się tam
    odbywa tak, że jest SRAM normalny z konfiguracją i po prostu ten Flash
    jest zabudowany w tej samej kostce.

    > Nios II zajmuje dużo zasobów FPGA więc opłaca się tylko w dużych kostkach.
    > W małych ledwie zmie?ci się wersja economy i poza procem niewiele zrobisz.
    >
    > Ale za to możesz robić w dużych FPGA cuda z ł?czeniem kilku rdzeni Nios II
    > pracuj?cych nad zadaniem równolegle i jak wykorzystasz wewnętrzn?
    > pamięć SRAM do pracy programu to uzyskasz duż? wydajno?ć...
    > Możesz mieć osobne magistrale pamięci SRAM, Flash - bez w?skich gardeł.
    > Wygrywasz dużo wykorzystuj?c wewnętrzne poł?czenia w FPGA prowadz?c
    > takie liczne magistrale w porównaniu do typowych procków które ograniczone
    > s? z natury rzeczy samej ilo?ci pinów które podrażaj? koszty obudowy.
    > Nie jest to jednak typowy procesor jaki znasz - w podstawowej wersji bardzo
    > dużo wydajno?ci tracisz np. na bardzo liczne cykle przyjęcia przerwania.
    > Warto dokładnie przeczytać manual i wczytać się dobrze w szczegóły aby
    > Cię potem nie zaskoczył Cię czas odpowiedzi na przerwanie rzędu 485
    > cykli zegarowych czy powrotu z przerwania zajmuj?cy ponad 220 :-)
    > ( http://www.altera.com/literature/hb/nios2/n2sw_nii52
    006.pdf strona 8)

    Z tymi przerwaniami to faktycznie dłuuuugo.
    Ale wyobrażam sobie to tak, że mam jądro i resztę w miarę konfigurowalną
    w jakiejś tam przestrzeni adresowej to znaczy jak potrzebuję 20
    liczników i 30 PWMow to sobie to w granicach zasobów mogę zrobić. A jak
    nie używam Watchdoga to go wycinam z korzeniami, a nie tylko wyłączam
    jak w zwykłym procku.
    Ale tak jak pisałem, zacznę od jakiś liczników czy rejestrów przesównych
    a potem będę szalał z czym innym. Widzę, że biegły jesteś w tematyce, to
    pozwolę sobie Ciebie zapamiętać i w razie czego kiedyś podpytać ;)

    pozdrawiam
    g.

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: