Witam
Przejrzałem pdf-a o pamięci synchronicznej DRAM i nie rozumiem po co
wprowadzono / wymyślono takie pamięci. Kiedyś do ATARI ST dołożyłem więcej
pamięci. Wtedy wydawało mi się że do sterowania pamięcią w zupełności
wystarczy sygnał -RAS, -CAS i -WR, oczywiście też dane i multiplekserowany
adres. A teraz Do standardowych sygnałów -RAS, -CAS, -WR dołożono jeszcze
CLK i CKEN i powiedziano że CAS i RAS mają się zmieniać synchronicznie z
zegarem. To na czym polega ten zysk i ulepszenie? Niestety cały pdf
oczywiście jest po angielsku i pewnie dlatego czegoś nie zrozumiałem.

pozdrawiam MArek

do góry

ToTylkoJa <m...@n...chce.tego.poczta.fm> napisał(a):

> Witam
> PrzejrzaĹ&#65533;em pdf-a o pamiÄ&#65533;ci synchronicznej DRAM i nie rozumiem po
co
> wprowadzono / wymyĹ&#65533;lono takie pamiÄ&#65533;ci. KiedyĹ&#65533; do ATARI ST
doĹ&#65533;oĹźyĹ&#65533;em wiÄ&#65533;c
> ej
> pamiÄ&#65533;ci. Wtedy wydawaĹ&#65533;o mi siÄ&#65533; Ĺźe do sterowania
pamiÄ&#65533;ciÄ&#65533; w zupeĹ&#65533;noĹ&#65533;ci
> wystarczy sygnaĹ&#65533; -RAS, -CAS i -WR, oczywiĹ&#65533;cie teĹź dane i
multiplekserowany
> adres. A teraz Do standardowych sygnaĹ&#65533;Ăłw -RAS, -CAS, -WR doĹ&#65533;oĹźono
jeszcze
> CLK i CKEN i powiedziano Ĺźe CAS i RAS majÄ&#65533; siÄ&#65533; zmieniaÄ&#65533;
synchronicznie z
> zegarem. To na czym polega ten zysk i ulepszenie? Niestety caĹ&#65533;y pdf
> oczywiĹ&#65533;cie jest po angielsku i pewnie dlatego czegoĹ&#65533; nie
zrozumiaĹ&#65533;em.
>
> pozdrawiam MArek

==============

A pamiętasz jak często wieszały się wówczas pecety napędzane zegarem rzędu
10-12MHz? RAS i CAS były często robione na RC , wystarczyła zmiana temperatury
, aby zmnieniła się stała czasowa , no i wszystko szło w maliny.
Rozwiązaniem są układy synchroniczne w których wszelkie sygnały z określonymi
restrykcjami czasowymi są uzależnione od CLK. Przy częstotliwościach na jakich
dzisiaj jeździmy , układ asynchroniczny nie ma prawa w praktyce działać.

MH

--
Wysłano z serwisu Usenet w portalu Gazeta.pl -> http://www.gazeta.pl/usenet/

do góry

MH wrote:
[ciach]

> A pamiętasz jak często wieszały się wówczas pecety
napędzane zegarem rzędu
> 10-12MHz?
moim skromnym zdaniem nie częściej niż te dzisiejsze.

> RAS i CAS były często robione na RC , wystarczyła
zmiana
> temperatury , aby zmnieniła się stała czasowa , no i
Tak było w spektrusiu i to było żle robione. Nikt nie
bronił i np w ST lub Amiga CAS i RAS był generowany
przez specjalizowany układ (chyba wręcz MMU) na
podstawie zegara systemowego. Tam wszelkie opóźnienia
były generowane z zegara i były zawsze stabilne.

> wszystko szło w
> maliny. Rozwiązaniem są układy synchroniczne w
których wszelkie sygnały z
> określonymi restrykcjami czasowymi są uzależnione od
CLK. Przy
> częstotliwościach na jakich dzisiaj jeździmy , układ
asynchroniczny nie ma
> prawa w praktyce działać.
Niech CAS i RAS są generowane synchronicznie do
jakiegoś zegara. Nadal nie rozumię dlaczego ten zegar
ma być dołączony do pamięci. Prost przykład UART
generuje sygnału RS-a w oparciu o kwarc a nie układ RC.
Układ odbiorczy nie wymaga sygnalu CLK aby odebrać
poprawnie wygenerowany sygnał.

pozdrawim MArek

do góry

W dniu 2011-03-04 21:09, ToTylkoJa pisze:

> Niech CAS i RAS są generowane synchronicznie do
> jakiegoś zegara. Nadal nie rozumię dlaczego ten zegar
> ma być dołączony do pamięci.

Dlatego, że dzisiaj pamięć to jest układ potokowy. W czasie gdy jedna
dana jest wysyłana na zewnątrz, to już następne wiersze są pobierane z
bebechów pamięci. A do tego przydaje się zegar (najlepiej wielofazowy).

Prost przykład UART
> generuje sygnału RS-a w oparciu o kwarc a nie układ RC.
> Układ odbiorczy nie wymaga sygnalu CLK aby odebrać
> poprawnie wygenerowany sygnał.

A z jaką prędkością działa UART?

do góry