-
1. Data: 2013-03-12 22:17:46
Temat: Xilinx - symulacja ISim
Od: Stachu Chebel <s...@g...com>
Witam,
Mam pewien problem. Robię symulację pewnego układu. W dużym
uproszczeniu jest to "czarna skrzynka" do której wchodzi sygnał CLK i
dane D(11:0), na wyjściu mamy WY(11:0). Symulacja przelatuje
poprawnie, ale szlag mnie trafia przy ocenie poprawności symulacji.
Jak ostatni ciul wpisuję paluchami na klawiaturze kolejny dane z szyny
WY(11:0) do excella i dopiero po iluś tam danych zapuszczam
namalowanie wykresu. Nie da się jakoś sprytniej?
-
2. Data: 2013-03-12 23:00:52
Temat: Re: Xilinx - symulacja ISim
Od: Jacek Radzikowski <j...@n...spam.com>
Stachu Chebel wrote:
> Witam,
> Mam pewien problem. Robię symulację pewnego układu. W dużym
> uproszczeniu jest to "czarna skrzynka" do której wchodzi sygnał CLK i
> dane D(11:0), na wyjściu mamy WY(11:0). Symulacja przelatuje
> poprawnie, ale szlag mnie trafia przy ocenie poprawności symulacji.
> Jak ostatni ciul wpisuję paluchami na klawiaturze kolejny dane z szyny
> WY(11:0) do excella i dopiero po iluś tam danych zapuszczam
> namalowanie wykresu. Nie da się jakoś sprytniej?
Zrób testbencha który będzie zapisywał wyniki do pliku. Wymuszenia
też możesz odczytywać z pliku i w ten sposób możesz łatwo porównać
wyniki symulacji układu i implementacji programowej.
pzdr.
j.
-
3. Data: 2013-03-13 10:20:24
Temat: Re: Xilinx - symulacja ISim
Od: Stachu Chebel <s...@g...com>
On 12 Mar, 23:00, Jacek Radzikowski <j...@n...spam.com> wrote:
> Stachu Chebel wrote:
> > Witam,
> > Mam pewien problem. Robię symulację pewnego układu. W dużym
> > uproszczeniu jest to "czarna skrzynka" do której wchodzi sygnał CLK i
> > dane D(11:0), na wyjściu mamy WY(11:0). Symulacja przelatuje
> > poprawnie, ale szlag mnie trafia przy ocenie poprawności symulacji.
> > Jak ostatni ciul wpisuję paluchami na klawiaturze kolejny dane z szyny
> > WY(11:0) do excella i dopiero po iluś tam danych zapuszczam
> > namalowanie wykresu. Nie da się jakoś sprytniej?
>
> Zrób testbencha który będzie zapisywał wyniki do pliku. Wymuszenia
> też możesz odczytywać z pliku i w ten sposób możesz łatwo porównać
> wyniki symulacji układu i implementacji programowej.
>
No i kurde tak mniej więcej zrobię. Co prawda fajnie by było, gdyby
sam symulator miał wbudowaną funkcję "analogowego" wyświetlania
zawartości szyny. Aldec ma taką funkcję. Jeden rzut oka i wiadomo czy
układ działa poprawnie czy nie.
-
4. Data: 2013-03-13 17:56:44
Temat: Re: Xilinx - symulacja ISim
Od: Jacek Radzikowski <j...@n...spam.com>
Stachu Chebel wrote:
> On 12 Mar, 23:00, Jacek Radzikowski <j...@n...spam.com> wrote:
>> Stachu Chebel wrote:
>> > Witam,
>> > Mam pewien problem. Robię symulację pewnego układu. W dużym
>> > uproszczeniu jest to "czarna skrzynka" do której wchodzi sygnał CLK i
>> > dane D(11:0), na wyjściu mamy WY(11:0). Symulacja przelatuje
>> > poprawnie, ale szlag mnie trafia przy ocenie poprawności symulacji.
>> > Jak ostatni ciul wpisuję paluchami na klawiaturze kolejny dane z szyny
>> > WY(11:0) do excella i dopiero po iluś tam danych zapuszczam
>> > namalowanie wykresu. Nie da się jakoś sprytniej?
>>
>> Zrób testbencha który będzie zapisywał wyniki do pliku. Wymuszenia
>> też możesz odczytywać z pliku i w ten sposób możesz łatwo porównać
>> wyniki symulacji układu i implementacji programowej.
>>
> No i kurde tak mniej więcej zrobię. Co prawda fajnie by było, gdyby
> sam symulator miał wbudowaną funkcję "analogowego" wyświetlania
> zawartości szyny. Aldec ma taką funkcję. Jeden rzut oka i wiadomo czy
> układ działa poprawnie czy nie.
Czegoś nie rozumiem. Skoro zapisujesz wyniki do pliku to dlaczego nie
importujesz ich później do arkusza tylko przepisujesz ręcznie? Z tego
co pamiętam można zapisać wyjścia do pliku tekstowego. Nie będzie to tak
proste jak w Aldecu, ale to w końcu tylko kilka kliknięć więcej. Jak chcesz
sobie zautomatyzować robotę to możesz to samo zrobić w R, bez żadnego
klikania.
pzdr.
j.