W dniu 2016-01-29 o 10:22, JDX pisze:
> On 2016-01-29 08:22, ww wrote:
>> To ma być wyłącznie sztuka dla sztuki więc w grę nie wchodzą żadne
>> kontrolery ani inne popularne rozwiązania. Chciałbym po prostu
>> pobawić się czymś nowoczesnym (ale nie ZBYT nowoczesnym bo nie mam
>> ani tyle wiedzy ani możliwości technicznych).
> To powinno być orajt:
> https://kamami.pl/cpld-xilinx/463-xc9536xl-10pcg44c.
html. Ewentualnie
> 9572. Nie są zbyt nowoczesne. :-)

To może takie by sobie sprawić do testów:

http://www.ebay.com/itm/1pcs-Xilinx-XC9572XL-CPLD-De
velopment-Board-Brassboard-Learning-Board-new-/23182
4151787?hash=item35f9cbd4eb:g:Q0kAAOSwwPhWjwmt

http://www.ebay.com/itm/3-3V-Xilinx-XC9536XL-CPLD-Te
st-Learn-Development-Board-JTAG-Interface-AMS1117-/1
61569762437?hash=item259e4eec85:m:m1LHtINnLe4StB5hHZ
sRiHA

?

Jak z jakimś oprogramowaniem do tego ? To się programuje przez
JTAG ?

> Są zasilane z 3,3 V, ale wejścia mają "5 V tolerant".

U mnie istotne są też napięcia na wyjściach. Potem jest
trochę analogówki i jest to wszystko obliczone na 5V. Ale
w sumie powinno dać radę to zmienić.

W każdym razie
> raczej ciężko będzie znaleźć CPLD zasilane z 5V - chyba już nikt tego
> nie produkuje. Na serwisach aukcyjnych trzeba szukać, np.:
> http://www.ebay.pl/sch/i.html?_odkw=ispLSI2032&_osac
at=0&_from=R40&_trksid=m570.l1313&_nkw=ispLSI2032&_s
acat=0

No w sumie też nie wiem czy mam ochotę ładować się w układ, którego
trzeba szukać po całym świecie. Zaraz go zepsuje i będę się zastanawiał
skąd wziąć drugi. Bez sensu.

do góry

On 2016-01-29 10:08, ww wrote:
[...]
> Niestety. Żeby to chociaż miało mniej nóg. Taki układ na płytce
> jednowarstwowej to jednak spory problem.
Ja tam kiedyś prototypowałem układ z kością CPLD w obudowie TQFP44 na
płytce uniwersalnej. Pod CPLD podłożyłem kwadratowy kawałek cienkiego
kartonu i "okynarowałem" CPLD do reszty układu. :-D

do góry

użytkownik ww napisał:
> Witam. Ma ktoś pomysł jak zrealizować taki układ ?
>
> Dwa liczniki 10 bitów z czego jeden napędzany sygnałem typu step/dir a
> drugi sygnałem kwadraturowym.

Grubo, arduino:(
http://www.robotoid.com/appnotes/images/quad-encoder
-schematic.png
Ale 1/4 już jest, po odrzuceniu arduino oczywiście.

Koledzy podpowiedzą z licznikiem 10bitowym.

do góry

W dniu 2016-01-29 o 12:52, v...@g...com pisze:
> użytkownik ww napisał:
>> Witam. Ma ktoś pomysł jak zrealizować taki układ ?
>>
>> Dwa liczniki 10 bitów z czego jeden napędzany sygnałem typu step/dir a
>> drugi sygnałem kwadraturowym.
>
> Grubo, arduino:(
> http://www.robotoid.com/appnotes/images/quad-encoder
-schematic.png

Głównie właśnie tego chce się pozbyć.

do góry

Użytkownik "JDX" napisał w wiadomości grup
dyskusyjnych:56ab3424$0$645$6...@n...neostrada.
pl...
On 2016-01-29 10:08, ww wrote:
>> Niestety. Żeby to chociaż miało mniej nóg. Taki układ na płytce
>> jednowarstwowej to jednak spory problem.
>Ja tam kiedyś prototypowałem układ z kością CPLD w obudowie TQFP44 na
>płytce uniwersalnej. Pod CPLD podłożyłem kwadratowy kawałek cienkiego
>kartonu i "okynarowałem" CPLD do reszty układu. :-D


http://www.eevblog.com/forum/eda/dead-bug-soldering-
a-256-pin-bga/

druga fotka, w polowie strony

J.

do góry

W dniu 2016-01-29 o 10:22, JDX pisze:
> On 2016-01-29 08:22, ww wrote:
>> To ma być wyłącznie sztuka dla sztuki więc w grę nie wchodzą żadne
>> kontrolery ani inne popularne rozwiązania. Chciałbym po prostu
>> pobawić się czymś nowoczesnym (ale nie ZBYT nowoczesnym bo nie mam
>> ani tyle wiedzy ani możliwości technicznych).
> To powinno być orajt:
> https://kamami.pl/cpld-xilinx/463-xc9536xl-10pcg44c.
html. Ewentualnie
> 9572. Nie są zbyt nowoczesne. :-)
> Są zasilane z 3,3 V, ale wejścia mają "5 V tolerant". W każdym razie
> raczej ciężko będzie znaleźć CPLD zasilane z 5V - chyba już nikt tego
> nie produkuje. Na serwisach aukcyjnych trzeba szukać, np.:
> http://www.ebay.pl/sch/i.html?_odkw=ispLSI2032&_osac
at=0&_from=R40&_trksid=m570.l1313&_nkw=ispLSI2032&_s
acat=0

Strona tego "Największego światowego producenta i projektanta FPGA" to
mistrzostwo.

"Failure of server APACHE bridge:"

"UPGRADE YOUR BROWSER"

Nie działa od cholera wie kiedy i chyba nikt nie za zamiaru tego
naprawić.

do góry

W dniu 2016-01-29 o 09:06, J.F. pisze:
> Użytkownik "ww" napisał w wiadomości grup
> dyskusyjnych:n8f3qd$i84$...@d...me...
>> Dwa liczniki 10 bitów z czego jeden napędzany sygnałem typu step/dir a
>> drugi sygnałem kwadraturowym. Potem kolejny blok liczy różnicę między
>> licznikami i wyrzuca na wyjście. Liczniki w stanie początkowym są
>> ustawione dokładnie w środku i taki stan jest też na wyjściu.
>> Dodatkowo układ musi mieć wejście reset ustawiające liczniki znowu na
>> środku. Częstotliwości sygnałów powiedzmy do 400-500kHz (wydaje mi
>> się, że to
>> stosunkowo niewiele jak na współczesną elektronikę).
>
> Ale niekoniecznie niewiele jak na wspolczesne enkodery ... choc jak
> czytam ze tanie serwo ma w standardzie enkoder 32k, to znow przeoczylem
> jakas r/ewolucje :-)

Faktycznie trochę przesadziłem. Max step jaki uzyskałem z komputera
to 30kHz, maksymalna częstotliwość z enkodera (ale takiego o raczej
niskiej rozdzielczości) poniżej 7kHz. Teraz testuje na enkoderze
512ppr i będzie pewnie więcej. W każdym razie 500kHz na pewno
nie będzie.

> Przy okazji wniosek - 10 bit to za malo :-)

Rozbudowałem swój sterownik do 10 bitów i robię testy. Na razie nie
widzę opcji żeby błąd przekroczył te 500 działek w którąkolwiek stronę.
To się zdarza jedynie kiedy serwo wpadnie w ogromne oscylacje (co
oczywiście w normalnej pracy nie ma prawa mieć miejsca).

do góry

W dniu 2016-02-02 o 08:55, ww pisze:
> Rozbudowałem swój sterownik do 10 bitów i robię testy. Na razie nie
> widzę opcji żeby błąd przekroczył te 500 działek w którąkolwiek stronę.
> To się zdarza jedynie kiedy serwo wpadnie w ogromne oscylacje (co
> oczywiście w normalnej pracy nie ma prawa mieć miejsca).
>
>

a przy okazji, spojrzałes na LM628/629 ? PID, trajektorie i interfejs
enkodera plus wyjście PWM albo na DAC - w jednej wygodnej kostce.

a.

do góry

Dnia Tue, 2 Feb 2016 08:55:03 +0100, ww napisał(a):
> W dniu 2016-01-29 o 09:06, J.F. pisze:
>>> Częstotliwości sygnałów powiedzmy do 400-500kHz (wydaje mi
>>> się, że to stosunkowo niewiele jak na współczesną elektronikę).
>>
>> Ale niekoniecznie niewiele jak na wspolczesne enkodery ... choc jak
>> czytam ze tanie serwo ma w standardzie enkoder 32k, to znow przeoczylem
>> jakas r/ewolucje :-)
> Faktycznie trochę przesadziłem. Max step jaki uzyskałem z komputera
> to 30kHz, maksymalna częstotliwość z enkodera (ale takiego o raczej
> niskiej rozdzielczości) poniżej 7kHz. Teraz testuje na enkoderze
> 512ppr i będzie pewnie więcej. W każdym razie 500kHz na pewno
> nie będzie.
>
>> Przy okazji wniosek - 10 bit to za malo :-)
> Rozbudowałem swój sterownik do 10 bitów i robię testy. Na razie nie
> widzę opcji żeby błąd przekroczył te 500 działek w którąkolwiek stronę.
> To się zdarza jedynie kiedy serwo wpadnie w ogromne oscylacje (co
> oczywiście w normalnej pracy nie ma prawa mieć miejsca).

500 dzialek to jeden obrot.
Dasz dekoder 2000ppr i 10 bit zabraknie :-)

IMO - nie tylko oscylacje, wszelkie szybkie zmiany - z tym, ze jesli
ma byc dokladnie, to zadajnik powinien zadbac, zeby szybkich zmian nie
bylo. Ale nie zawsze musi byc dokladnie.
Chodzilo mi tylko o to, zeby "logika" serwa nie przeskoczyla,
wydluzenie licznika niewiele kosztuje, jesli i tak o FPGA myslisz.

J.

do góry

W dniu 2016-02-02 o 09:24, J.F. pisze:
> Dnia Tue, 2 Feb 2016 08:55:03 +0100, ww napisał(a):
>> W dniu 2016-01-29 o 09:06, J.F. pisze:
>>>> Częstotliwości sygnałów powiedzmy do 400-500kHz (wydaje mi
>>>> się, że to stosunkowo niewiele jak na współczesną elektronikę).
>>>
>>> Ale niekoniecznie niewiele jak na wspolczesne enkodery ... choc jak
>>> czytam ze tanie serwo ma w standardzie enkoder 32k, to znow przeoczylem
>>> jakas r/ewolucje :-)
>> Faktycznie trochę przesadziłem. Max step jaki uzyskałem z komputera
>> to 30kHz, maksymalna częstotliwość z enkodera (ale takiego o raczej
>> niskiej rozdzielczości) poniżej 7kHz. Teraz testuje na enkoderze
>> 512ppr i będzie pewnie więcej. W każdym razie 500kHz na pewno
>> nie będzie.
>>
>>> Przy okazji wniosek - 10 bit to za malo :-)
>> Rozbudowałem swój sterownik do 10 bitów i robię testy. Na razie nie
>> widzę opcji żeby błąd przekroczył te 500 działek w którąkolwiek stronę.
>> To się zdarza jedynie kiedy serwo wpadnie w ogromne oscylacje (co
>> oczywiście w normalnej pracy nie ma prawa mieć miejsca).
>
> 500 dzialek to jeden obrot.

W sumie to on chyba liczy 4 zbocza sygnału więc tych impulsów jest
więcej.

> Dasz dekoder 2000ppr i 10 bit zabraknie :-)

Nie dam. To jest prosty, amatorski sterownik do prostych serw i prostych
enkoderów.

> IMO - nie tylko oscylacje, wszelkie szybkie zmiany - z tym, ze jesli
> ma byc dokladnie, to zadajnik powinien zadbac, zeby szybkich zmian nie
> bylo.

Po to się ustawia maksymalne posuwy żeby możliwości napędu
nie przekroczyć. A jak przekroczę zadaną pozycję o pół obrotu (2,5mm!!)
to materiał mogę już wyrzucić i zacząć od nowa.

> Chodzilo mi tylko o to, zeby "logika" serwa nie przeskoczyla,
> wydluzenie licznika niewiele kosztuje, jesli i tak o FPGA myslisz.

Ja nie myśle o FPGA ! Ja myśle co najwyżej o jakimś CPLD. Jak w tego
xilinxa 9500 wrzuciłem dwa liczniki 16 bit i sumator (z gotowych
modułów) to już przekraczam zasoby. Pewnie jak zmniejszę do 10-11 bit to
się uda. Tak więc jednak kosztuje.

do góry