-
X-Received: by 10.49.25.83 with SMTP id a19mr156236qeg.1.1376771411682; Sat, 17 Aug
2013 13:30:11 -0700 (PDT)
X-Received: by 10.49.25.83 with SMTP id a19mr156236qeg.1.1376771411682; Sat, 17 Aug
2013 13:30:11 -0700 (PDT)
Path: news-archive.icm.edu.pl!agh.edu.pl!news.agh.edu.pl!news.cyf-kr.edu.pl!news.nask
.pl!news.nask.org.pl!news.unit0.net!news.glorb.com!f7no2695224qan.0!news-out.go
ogle.com!he10ni2338qab.0!nntp.google.com!fx3no2835091qab.0!postnews.google.com!
glegroupsg2000goo.googlegroups.com!not-for-mail
Newsgroups: pl.misc.elektronika
Date: Sat, 17 Aug 2013 13:30:11 -0700 (PDT)
In-Reply-To: <kum3e0$4sa$1@node2.news.atman.pl>
Complaints-To: g...@g...com
Injection-Info: glegroupsg2000goo.googlegroups.com; posting-host=81.219.220.14;
posting-account=67yd9woAAAAHUu8VHyA7Js47M98NE3m3
NNTP-Posting-Host: 81.219.220.14
References: <6...@g...com>
<kum3e0$4sa$1@node2.news.atman.pl>
User-Agent: G2/1.0
MIME-Version: 1.0
Message-ID: <a...@g...com>
Subject: Re: VHDL vs. Verilog
From: s...@g...com
Injection-Date: Sat, 17 Aug 2013 20:30:11 +0000
Content-Type: text/plain; charset=ISO-8859-2
Content-Transfer-Encoding: quoted-printable
Xref: news-archive.icm.edu.pl pl.misc.elektronika:651134
[ ukryj nagłówki ]W dniu piątek, 16 sierpnia 2013 22:52:16 UTC+2 użytkownik Jakub Rakus napisał:
> W dniu 16.08.2013 19:12, s...@g...com pisze:
>
> > Temat w zasadzie w stylu "lepsze są blondyny, czy rude?" Ja w zaparte jestem za
VHDL'em. Trochę trza się do tego przyzwyczaić, jest to tzw. "strong typed language" i
BARDZO DOBRZE !! Semantyka Veriloga jest trochę podobna do Pascala, ale BROŃ CIĘ
PANIE rozumować kategoriami programistycznymi w odniesieniu do HW.
>
> > Trza się przestawić na zupełnie inny poziom abstrakcji używając VHDL/Verilog, a
pisząc programy Pascal/C/C++. Co się tyczy opisu HW, zdecydowanie obstaję za VHDL.
>
> >
>
> > A soft w większości przypadków trza skrobać w C/C++. A już TOTALNYM popaprańcem
jest typ "VOLATILE" !! Zalecany w aplikacjach ADC. Głupszej głupoty nie widziałem!!
No cheba, że przetwarzamy sygnał o nośnej paru Hertzów próbkowany z częstotliwością
pierdyljona Gigahertzów. Trochę przesadziłem, ale generalnie o to chodzi. Porządnej
demodulacji FM ja bym tak nie robił. A cholera wie jak se to kompilator z tym
pokombinował....
>
> >
>
>
>
> Ano właśnie, dostałem w zeszłym roku taką śmieszną płytkę Lattice
>
> MachX02 Pico Dev Kit. Chciałbym się tym trochę pobawić, ale jeśli chodzi
>
> o FPGA/CPLD to jestem totalnie zielony, nigdy nie miałem z tym do
>
> czynienia i nie bardzo wiem z której strony się do tego zabrać. Może
>
> jakaś porada co będzie prostsze do ogarnięcia dla kogoś przyzwyczajonego
>
> do C i 8 bitów?
>
>
Z CPLD nigdy się nie bawiłem, bo i takiej potrzeby nie było. Jest to co prawda tanie,
ale zbyt wiele logiki do tego nie upchasz. Co się zaś tyczy FPGA, to zapomnij na
wstępie o C/C++ i wszelakich językach programowania. FPGA to nie jest procek na
którym możesz jakiś tam soft wyrzeźbić. FPGA jest to platforma hardwarowa, taka
'tabula rasa' na której możesz sobie w obrębie jej zasobów wystrugać dowolną logikę
bez lutownicy. Przy odpowiednio zasobnych FPGA nawet i procka, którego możesz dalej
oprogramiać. Jeżeli to Cię interesuje, zassaj sobie za darmola WebPack'a z
www.xilinx.com , i pobaw się najpierw projektowaniem byle czego z poziomu normalnego
schematu. Bramki, liczniki, sumatory i tym podobne pierdualia. Konkretne numery pinów
wejściowych i wyjściowych też sam określasz bez lutkolby (UCF-user constraint file).
Krótko mówiąc sam smarujesz se schemat tego co ma siedzieć w scalaku i co on ma
robić. Fajne, co nie?! Możesz se i procka w/g własnego pomysłu wystrugać!! A idąc
dalej w las, są właśnie takie narzędzia jak VHDL/Verilog - języki którymi opisujesz
co badziewie ma robić. Cholernie wygodne. Wyobraź sobie zaprojektowanie sumatora
n-bitowego na poziomie bramek. Jest trochę roboty..
A wystarczy napisać A<=B+C, resztę zrobi za Ciebie soft i zaimplementuje do wybranego
układu FPGA.
Generalnie nie ma się czego bać, ino przestaw myślenie z C na hardware. A najlepiej
na początek przygody z FPGA w ogóle zapomnij o wszelakich językach programowania. Bo
to zupełnie 2 różne zagadnienia.
Mam nadzieję, że trochę rozjaśniłem temat. Jakby cosik nie było jasne, śmiało pytaj
tutaj. Na miarę wiedzy postaram się doradzić.
Następne wpisy z tego wątku
- 17.08.13 23:45 Jakub Rakus
- 18.08.13 18:02 MiSter
- 18.08.13 21:46 Jakub Rakus
- 18.08.13 22:36 butek
- 18.08.13 23:13 Adam Górski
- 19.08.13 21:01 Jakub Rakus
- 19.08.13 21:55 Adam Górski
- 19.08.13 21:59 Jakub Rakus
- 19.08.13 22:43 Michał Lankosz
- 20.08.13 21:27 Sebastian Biały
- 20.08.13 21:31 Sebastian Biały
- 20.08.13 22:57 s...@g...com
- 20.08.13 23:45 Mario
- 21.08.13 05:45 Jacek Radzikowski
- 21.08.13 09:09 J.F.
Najnowsze wątki z tej grupy
- Pomiar amplitudy w zegarku mechanicznym
- ale zawziętość i cierpliwość
- Chiński elektrolizer tester wody
- Dzisiaj Bentlejem czyli przybieżeli sześciu Króli do Rysia na kasie
- ciekawy układ magnetofonu
- Mikroskop 3D
- Jak być bezpiecznym z Li-Ion?
- Szukam monitora HDMI ok. 4"
- Obcinaczki z łapaczem
- termostat do lodowki
- SEP 1 kV E
- Aku LiPo źródło dostaw - ktoś poleci ?
- starość nie radość
- Ataki hakerskie
- Akumulatorki Ni-MH AA i AAA Green Cell
Najnowsze wątki
- 2024-12-30 Warszawa => Key Account Manager <=
- 2024-12-30 Katowice => Key Account Manager (ERP) <=
- 2024-12-28 Śmiechu KOOOOOOPA ;-)
- 2024-12-29 Pomiar amplitudy w zegarku mechanicznym
- 2024-12-28 Antyradar
- 2024-12-28 Deweloper przegral w sadzie musi zwrócic pieniądze Posypia sie kolejne pozwy?
- 2024-12-28 Warszawa => Full Stack .Net Engineer <=
- 2024-12-28 Warszawa => Sales Assistant <=
- 2024-12-28 Warszawa => Programista Full Stack .Net <=
- 2024-12-28 Warszawa => Full Stack web developer (obszar .Net Core, Angular6+) <=
- 2024-12-28 Katowice => Head of Virtualization Platform Management and Operating S
- 2024-12-28 Błonie => Analityk Systemów Informatycznych (TMS SPEED) <=
- 2024-12-28 Warszawa => Senior Frontend Developer (React + React Native) <=
- 2024-12-28 Żerniki => Employer Branding Specialist <=
- 2024-12-28 ale zawziętość i cierpliwość