-
Data: 2013-10-18 13:49:54
Temat: Re: FPGA - Xilinx
Od: Adam Górski <gorskiamalpa@wpkropkapl> szukaj wiadomości tego autora
[ pokaż wszystkie nagłówki ]W dniu 2013-10-18 13:37, s...@g...com pisze:
> W dniu piątek, 18 października 2013 10:09:34 UTC+2 użytkownik Adam Górski napisał:
>
>>
>>
>>
>> Gdzie widzisz problem z dodaniem IDELAY ?
>>
>> Z tego co czyta�em ma to prosty interfejs z sygna�em INC / DEC delay.
>>
>> Czyli podobnie jak w A jedna iteracja z tymi sygna�ami powoduje
>>
>> zwi�kszenie lub zmniejszenie op�nienia o ile� tam ps.
>>
>> No i trzeba jechaďż˝ aďż˝ siďż˝ zatrzasnďż˝ dobre dane.
>>
>>
> Dokładnie tak samo se to wyobrażam jak piszesz. Problem z tym, że nie za bardzo
chwytam ten IODELAY2. OK, napiszę co wiem(rozumiem), a czego kompletnie nie załapuję.
Jeżeli Ty rozumiesz czego ja niestety nie, i jeżeli mi to wytłumaczysz, to jest
nadzieja że jakoś to w końcu zadziała na 80MHz. OK, krok po kroku:
>
> 1) IDATAIN - input signal from IOB. No i już jest problem. Przecież dane mam LVDS.
Czyli co? Domyślam się, że najpierw muszę wleźć przez IBUFDS. Zgadza się?
Tak najpierw odbiornik LVDS.
>
> 2) CLK - IODELAY Clock input. Jaki cholera clock i po co?
W elemencie opóźniającym jest zapewne logika/maszyna stanów która wymaga
taktowania do działania. do sygnału dec/inc potrzebujesz zegara. Tak jak
ja to widzę nie ma on żadnego wpływu na opóźnienie.
>
> 3) DATAOUT, DATAOUT2 - rozumiem, nie mam pytań
>
> 4) CE, INC - no fajna sprawa, ino za cholerę nie wiem jak to obsługiwać. No bo jak
przyłożę jedynkę na CE (Enable increment/decrement), to niby mam możliwość
zwiększania/zmniejszania opóźnienia za pośrednictwem pinu INC. Czyli jak do diabłą?!
Jak przywalę '1' na INC to zwiększę opóźnienie czy zmniejszę. No i kurde o ile? Jak
mam kontrolować wartość zmiany ? Ni cholery nie łapię!
To są sygnały od interfesju. CLK,INC,CE to interfejs do kontrolowania
tego ficzeru. Czyli jeżeli aktywne CE to zależnie od INC/DEC zwiększa
lub zmniejsza. Jeżeli brak CE to nie ma zmian opóźnienia. Jest tam
jeszcz chyba BUSY sygnał który jest ustawiony podczas przestrajania
opóźnienia.
> No i teraz atrybuty:
>
> 1) DATA_RATE - SDR lub DDR. A co to ma do rzeczy?
DDR to SDR konwersja jest umieszczona w IO wiec trzeba wiedzieć do czego
to podłączyć. W/g mnie więc chodzi tylko o sposób podłączenia.
>
> Jeżeli możesz coś wyjaśnić, będę wdzięczny.
>
To są tylko moje opinie bazujące na wiedzy A. Ale uważam że prawdziwe
lub wysoce prawdopodobne.
Pzdr
Adam
Następne wpisy z tego wątku
- 18.10.13 18:00 s...@g...com
- 19.10.13 10:26 Adam Górski
- 20.10.13 02:09 s...@g...com
- 20.10.13 02:22 s...@g...com
Najnowsze wątki z tej grupy
- "ogrodowa linia napowietrzna"
- jaki zasilacz laboratoryjny
- jaki zasilacz laboratoryjny
- Puszka w ziemię
- T-1000 was here
- Ściąganie hasła frezem
- Koszyk okrągły, walec 3x AA, na duże paluszki R6
- Brak bolca ochronnego ładowarki oznacza pożar
- AMS spalony szybkim zasilaczem USB
- stalowe bezpieczniki
- Wyświtlacz ramki cyfrowej
- bateria na żądanie
- pradnica krokowa
- Nieustający podziw...
- Coś dusi.
Najnowsze wątki
- 2025-02-04 Radio internetowe do starego Androida
- 2025-02-04 "ogrodowa linia napowietrzna"
- 2025-02-04 Warszawa => Senior Account Manager <=
- 2025-02-03 Awaria BNP Paribas
- 2025-02-03 kryminalni i dochodzeniowcy
- 2025-02-03 Szczecin => Senior Field Sales (system ERP) <=
- 2025-02-03 Bydgoszcz => Specjalista ds. Sprzedaży (transport drogowy) <=
- 2025-02-03 jaki zasilacz laboratoryjny
- 2025-02-03 jaki zasilacz laboratoryjny
- 2025-02-03 Puszka w ziemię
- 2025-02-03 Białystok => Full Stack web developer (obszar .Net Core, Angular6+) <
- 2025-02-03 Kraków => Programista Full Stack .Net <=
- 2025-02-03 Kraków => MS Dynamics 365BC/NAV Developer <=
- 2025-02-03 Bez żadnego trybu
- 2025-02-03 Gliwice => Business Development Manager - Network and Network Security