-
51. Data: 2014-06-26 13:37:51
Temat: Re: Stała f w DCDC
Od: Piotr Wyderski <p...@n...mil>
RoMan Mandziejewicz wrote:
> Piła z generatora nie jest konieczna dla PWM - w trybie prądowym, piła
> (rampa) pochodzi z prądu klucza...
Tak jest w trybie prądowym z ograniczeniem prądu szczytowego
klucza (PCMC), czyli jak w starodawnych układach UC384x. W trybie
z ograniczeniem prądu średniego (ACMC, np. UC3886) -- jak najbardziej
z generatora piły. Jako bonus ten drugi tryb nie wymaga kompensacji.
Pozdrawiam, Piotr
-
52. Data: 2014-06-26 14:02:22
Temat: Re: Stała f w DCDC
Od: Piotr Wyderski <p...@n...mil>
Piotr Gałka wrote:
> Za stałym f nie umiem znaleźć żadnego argumentu.
> A jednocześnie wydaje mi się, że stała f jest trędi.
Oprócz argumentów przytoczonych jest jeszcze fakt niewielkiej
złożoności układów sterujących przetwornicami -- dla stałej f
są od dawna znane i stosunkowo proste algorytmy utrzymujące
przetwornicę w ryzach, zazwyczaj oparte na sterowaniu reaktywnym
(PID i okolice). Takie coś łatwiej zrobić i zazwyczaj wystarcza.
A jak nie wystarcza, to jest nisza wesołków robiących przetwornice
na DSP, z fuzzy logic, prognozowaniem obciążenia i cyfrową kompensacją. :-)
Sam zacząłem robić swoje SEPIC na PIC16F1709, bo jeśli potrzebujesz
czegokolwiek bardziej nietypowego, to standardowe kontrolery okazują
się nieakceptowalnie ograniczone. Znacznie łatwiej wsadzić
przetwornic(ę|e) w procesor i zapomnieć o problemie, niż gwałcić
UC3843 próbując dodać mu np. cyfrowo sterowane nastawy albo
przełączać miedzy stabilizacja prądu obciążenia i napięcia.
Dodatkowo, wspomniany PIC ma tyle trafnie dobranych zasobów
(COG, CLC i tory analogowe), że przetwornica działa "sprzętowo"
i tym samym niestraszne jej ewentualne zawieszenie MCU. Myślę
od dawna o napisaniu artykułu o tym do EdW, ale niestety nie
mam obecnie czasu. :-(
Moje dotychczasowe doświadczenia są na tyle pozytywne, że jeżeli
potrzeba będzie choć trochę bardziej wyrafinowana, to nie zamierzam
nawet rozważać robienia przetwornicy na gotowym kontrolerze. To
drugie daje bardzo szybki start, ale równie szybko trafiam w ścianę
przy próbie "pocudowania".
Pozdrawiam, Piotr
-
53. Data: 2014-06-26 14:52:27
Temat: Re: Stała f w DCDC
Od: Piotr Gałka <p...@c...pl>
Użytkownik "Piotr Wyderski" <p...@n...mil> napisał w wiadomości
news:loh24e$p8r$1@node1.news.atman.pl...
>
> Dodatkowo, wspomniany PIC ma tyle trafnie dobranych zasobów
> (COG, CLC i tory analogowe), że przetwornica działa "sprzętowo"
> i tym samym niestraszne jej ewentualne zawieszenie MCU. Myślę
> od dawna o napisaniu artykułu o tym do EdW, ale niestety nie
> mam obecnie czasu. :-(
>
> Moje dotychczasowe doświadczenia są na tyle pozytywne, że jeżeli
> potrzeba będzie choć trochę bardziej wyrafinowana, to nie zamierzam
> nawet rozważać robienia przetwornicy na gotowym kontrolerze. To
> drugie daje bardzo szybki start, ale równie szybko trafiam w ścianę
> przy próbie "pocudowania".
>
Jak na razie w większości przypadków staram się wybrać kość, która ma już w
sobie klucz.
No i nie mam potrzeb "pocudowania" :).
P.G.
-
54. Data: 2014-06-26 15:25:24
Temat: Re: Stała f w DCDC
Od: bartekltg <b...@g...com>
On 26.06.2014 14:02, Piotr Wyderski wrote:
> Piotr Gałka wrote:
>
>> Za stałym f nie umiem znaleźć żadnego argumentu.
>> A jednocześnie wydaje mi się, że stała f jest trędi.
>
> Oprócz argumentów przytoczonych jest jeszcze fakt niewielkiej
> złożoności układów sterujących przetwornicami -- dla stałej f
> są od dawna znane i stosunkowo proste algorytmy utrzymujące
> przetwornicę w ryzach, zazwyczaj oparte na sterowaniu reaktywnym
> (PID i okolice). Takie coś łatwiej zrobić i zazwyczaj wystarcza.
> A jak nie wystarcza, to jest nisza wesołków robiących przetwornice
> na DSP, z fuzzy logic, prognozowaniem obciążenia i cyfrową kompensacją. :-)
>
> Sam zacząłem robić swoje SEPIC na PIC16F1709, bo jeśli potrzebujesz
http://uk.farnell.com/microchip/pic16f1709-i-so/mcu-
8bit-pic16f17xx-32mhz-soic/dp/2422889
dostępne w sierpniu.. ;-)
> czegokolwiek bardziej nietypowego, to standardowe kontrolery okazują
> się nieakceptowalnie ograniczone. Znacznie łatwiej wsadzić
> przetwornic(ę|e) w procesor i zapomnieć o problemie, niż gwałcić
> UC3843 próbując dodać mu np. cyfrowo sterowane nastawy albo
> przełączać miedzy stabilizacja prądu obciążenia i napięcia.
>
> Dodatkowo, wspomniany PIC ma tyle trafnie dobranych zasobów
> (COG, CLC i tory analogowe), że przetwornica działa "sprzętowo"
> i tym samym niestraszne jej ewentualne zawieszenie MCU. Myślę
> od dawna o napisaniu artykułu o tym do EdW, ale niestety nie
> mam obecnie czasu. :-(
Ciekawe.
Daj znać, jak napiszesz.
pzdr
bartekltg
-
55. Data: 2014-06-26 15:43:33
Temat: Re: Stała f w DCDC
Od: RoMan Mandziejewicz <r...@p...pl.invalid>
Hello Piotr,
Thursday, June 26, 2014, 1:37:51 PM, you wrote:
>> Piła z generatora nie jest konieczna dla PWM - w trybie prądowym, piła
>> (rampa) pochodzi z prądu klucza...
> Tak jest w trybie prądowym z ograniczeniem prądu szczytowego
> klucza (PCMC), czyli jak w starodawnych układach UC384x. W trybie
> z ograniczeniem prądu średniego (ACMC, np. UC3886) -- jak najbardziej
> z generatora piły. Jako bonus ten drugi tryb nie wymaga kompensacji.
Jakoś mnie ten tryb nie przekonuje - martwi mnie słaba odpowiedź
impulsowa :(
--
Best regards,
RoMan
Nowa strona: http://www.elektronika.squadack.com (w budowie!)
-
56. Data: 2014-06-26 16:01:05
Temat: Re: Stała f w DCDC
Od: Piotr Wyderski <p...@n...mil>
bartekltg wrote:
>
http://uk.farnell.com/microchip/pic16f1709-i-so/mcu-
8bit-pic16f17xx-32mhz-soic/dp/2422889
>
> dostępne w sierpniu.. ;-)
Jak sobie ktoś lubi utrudniać i płacić 100% marży... ;-)
Dostępne od ręki po ~1 euro za sztukę, tylko przesyłka 4 dychy. :-/
A że i tak brałem "hurtowo"
https://www.microchipdirect.com/ProductSearch.aspx?k
eywords=PIC16F1709
> Ciekawe.
> Daj znać, jak napiszesz.
Sterowany cyfrowo zasilacz do LEDów: stabilizacja prądu lub napięcia
z nastawą przez I2C, V_in w dowolnej sensownej relacji do V_out itp.
ciekawostki. Prototyp mam na biurku i działa.
Pozdrawiam, Piotr
-
57. Data: 2014-06-26 16:28:40
Temat: Re: Stała f w DCDC
Od: Piotr Wyderski <p...@n...mil>
RoMan Mandziejewicz wrote:
> Jakoś mnie ten tryb nie przekonuje - martwi mnie słaba odpowiedź
> impulsowa :(
Ja go nigdy nie robiłem (choć rozważałem, ale w PICu zabrakło
mi trzeciego opampa), ale w pracach na jego temat bardzo go
chwalą. Tu człowiek w ramach doktoratu zrobił programowo
(co uważam za bezsens -- nieodporność na zawieszenie):
http://pl.scribd.com/doc/192036880/HE-DAKE-26
i z pomiarów PCMC wyszło mu:
For a load change from 0.75 A to 0.187 A (Fig. 3.20), the system's
response time is roughly 2 ms to reach steady state with small
overshoot. The maximum transient error is about 1.2 V, which is
less than 5% of 28 V. In about 1 ms, the error reduces to around
0.1 V, which is about 0.35% of 28V.
a dla ACMC:
When a large disturbance occurs, such as a load change from
0.187 A to 0.75 A (Fig. 4.17), the response time of the
hybrid ACMC system was roughly 2.5 ms to reach steady state
with a small overshoot. The maximum transient error was 1.6 V,
which is 5.7% of 28 V. The maximum transient error occurred
at 0.4 ms after the load change. In 1.3 ms, the transient error
was reduced to 0.1 V, which is 0.36% of 28 V. The peak of
overshoot was only 0.1 V. Compared to the28 V output voltage,
this overshoot (0.36% of 28 V) was negligible.
Więc chyba aż tak źle nie jest. Są też zalety: duża odporność
na szumy w pętli prądowej, łatwe do uzyskania wzmocnienie (czyli
mniejszy opornik źródłowy), brak potrzeby kompensowania. A tego
najbardziej się boję -- nachylenie optymalnych zboczy kompensujących
w trybie PCMC zależy od napięcia wejściowego, więc w praktyce
przetwornica będzie albo przekompensowana, albo niedokompensowana.
Łatwo to skorygować programowo, ale ze wzgledu na wymaganą moc
obliczeniową na DSP, a nie na PIC. :-( Z drugiej strony, typowe
układy kompensacji na UC348x olewają ten mankament, bo biorą
rampę o stałej amplitudzie z oscylatora, i jakoś świat się nie
zawalił...
Pozdrawiam, Piotr
-
58. Data: 2014-06-26 17:14:50
Temat: Re: Stała f w DCDC
Od: Piotr Gałka <p...@c...pl>
Użytkownik "Piotr Wyderski" <p...@n...mil> napisał w wiadomości
news:lohamo$4se$1@node1.news.atman.pl...
> Więc chyba aż tak źle nie jest. Są też zalety: duża odporność
> na szumy w pętli prądowej, łatwe do uzyskania wzmocnienie (czyli
> mniejszy opornik źródłowy), brak potrzeby kompensowania. A tego
> najbardziej się boję -- nachylenie optymalnych zboczy kompensujących
> w trybie PCMC zależy od napięcia wejściowego, więc w praktyce
> przetwornica będzie albo przekompensowana, albo niedokompensowana.
Dlaczego nazywasz to nachyleniem optymalnym ?
Dopiero miesiąc (może dwa) temu odkryłem po co to w ogóle jest więc może
czegoś ważnego nie wiem.
Na stan mojej wiedzy na tę chwilę nazwałbym to granicznym (minimalnym)
nachyleniem przy danym Uwe.
Nachylenie 1/2 nachylenia podglądu prądu jest >= nachyleniu minimalnemu dla
każdego Uwe.
Zastosowanie tego nazywasz przekompensowaniem.
Czemu zapewnienie zawsze nachylenia ciut większego od tej 1/2 jest złe?
P.G.
-
59. Data: 2014-06-26 19:29:53
Temat: Re: Stała f w DCDC
Od: Piotr Wyderski <p...@n...mil>
Piotr Gałka wrote:
> Dlaczego nazywasz to nachyleniem optymalnym ?
Bo dowolne mniejsze nie wystarcza, a dowolne większe niepotrzebnie
zaburza funkcjonowanie pętli sprzężenia zwrotnego, wprowadzając
odchyłkę większą niż wystarczająca do wygaszenia owych "sub-cycle
oscillations". Nie wiem, czy tak się to nazywa w literaturze, ale
jest to wartość dokładnie taka, jaką potrzeba do wyprowadzenia
regulatora z obszaru niestabilności i w teorii można ją sobie
dokładnie policzyć -- chyba więc słowo "optymalne" jest na miejscu.
Inaczej: dlaczego zamiast bawić się w dodawanie rampy nie przylutować
na sztywno wejścia komparatora prądu do VCC? ;-)
Pozdrawiam, Piotr
-
60. Data: 2014-06-26 19:59:48
Temat: Re: Stała f w DCDC
Od: Piotr Gałka <p...@c...pl>
Użytkownik "Piotr Wyderski" <p...@n...mil> napisał w wiadomości
news:lohlah$i4j$1@node1.news.atman.pl...
> Piotr Gałka wrote:
>
>> Dlaczego nazywasz to nachyleniem optymalnym ?
>
> Bo dowolne mniejsze nie wystarcza, a dowolne większe niepotrzebnie
> zaburza funkcjonowanie pętli sprzężenia zwrotnego, wprowadzając
> odchyłkę większą niż wystarczająca do wygaszenia owych "sub-cycle
> oscillations".
Nie rozumiem twojego toku.
Optymalna rampa spowoduje, że przypadkowa odchyłka (przyjmijmy 1) będzie z
cyklu na cykl wynosiła +1,-1,+1,-1,+1...itd.
Rampa większa (może 2 razy) spowoduje, że ta odchyłka wyniesie +1, -0.5,
+0.25 itd.
Dla mnie to drugie jest optymalniejsze.
Nie rozumiem jaką odchyłkę wprowadza według Ciebie rampa. Odchyłkę od czego.
Przecież stały poziom porównania (jakby nie było rampy) jest wynikiem
działania sprzężenia zwrotnego napięciowego. Jak jest rampa (stała,
niezależna od niczego) to układ sprzężenia napięciowego ustawi poziom
porównania tak, że będzie on uwzględniał rempę.
Faktycznie - zmiana Uwe spowoduje trafianie w inny punkt rampy co będzie
wymagało skorygowania. Ale jakby rampy nie było to zmiana Uwe też wymaga
skorygowania, bo przy takim samym Iobc i innym wypełnieniu (bo inne Uwe)
zmieni się maks prądu.
> Nie wiem, czy tak się to nazywa w literaturze, ale
> jest to wartość dokładnie taka, jaką potrzeba do wyprowadzenia
> regulatora z obszaru niestabilności i w teorii można ją sobie
> dokładnie policzyć -- chyba więc słowo "optymalne" jest na miejscu.
>
> Inaczej: dlaczego zamiast bawić się w dodawanie rampy nie przylutować
> na sztywno wejścia komparatora prądu do VCC? ;-)
Tego absolutnie nie rozumiem.
Nabieram wątpliwości, czy aby na pewno mówimy o tej samej zasadzie działania
przetwornicy.
P.G.