Pszemol wrote:

> Co do "problemów" to ja tez nie mam :-) Ale mi gostek z "quality controll"
> zarzuca że w moim nowym produkcie zegar pływa bardziej niż w starym
> co to chodził na kwarcu 64MHz "wprost". Mogę mu to samo na szybko
> zrobić w FPGA, podmienię kwarca 10 na 80 i niech się bawi w sprawdzanie ;-)

Ile plywa? Moze on sie czepia, albo nie rozumie? No i plywa czy tylko ma
jitter? Wiem, czepiam sie, ale pojac nie moge skad takie problemy moga
byc (a z drugiej stroni i mnie moze kiedys trafic ;-( )

>> Aha - chcesz miec 80.0000MHz (zakladam ze chcesz miec to z
>> dokladnoscia do 100Hz, co jest 1ppm), wiec z podanym oscylatorem to
>> niemozliwe jest. IMHO 50ppm z 80MHz to 4kHz.
>
> No jasne, napisałem sobie o jedno zero za dużo :-)

Raczej o 2. A jak o 2, to prosze odpowiedz o ile plywa, chyba ze czegos
nie rozumiem.
Jesli gostek zaakceptuje 4kHz, to powinienes to osiagnac na 'wszystkim'
- znaczy niewazne czy z PLL czy direct. Jak gosc nie polubi 4kHz to ten
generator odpada.
Z drugiej strony - jesli masz duzy jitter to sprawdz Vpll_a/Vpll_d, bo
mi raz sie PLL w Cyclone3 restartowal (nie przylutowany kondensator przy
Vpll_a) od czasu do czasu.


--
Jerry1111