Witam

Ostatnio wygrzebałem w necie fajny projekt "otwartego" analizatora
stanów:
http://www.sump.org/projects/analyzer/
A że akurat posiadam stosowną płytkę z FPGA, to beż żadnych modyfikacji
mogłem sobie takie coś uruchomić. Soft możliwościami nie powala, no ale
jest darmowy, poza tym otwarty, zawsze można coś samemu zmienić, jeśli
się potrafi (ja akurat nie potrafię ;)).
Pomijając szczegóły czemu i w ogóle - chciałbym zrobić do niej jakiś w
miarę fajny interfejs wejściowy (co by nie upalić FPGA). Dotarłem do
stron, które opowiadają pewnych profesjonalnych analizatorach z serii
LAP-C. A konkretniej o ich wnętrznościach, także o obwodach wejściowych.
Tajwańczycy zrobili to tak... Sygnał wejściowy wchodzi na obwód RC
następującej kontrukcji

IN BUF
| |
(DAC)--R-+--R--+-R--(GND)
| |
\-R-C-/

Rezystory R ułożone w jednej linii to 1M. W obwodzie RC jest 510ohm i 10pF.

IN to oczywiście wejście z zewnątrz, BUF idzie dalej na bufor
SN74LVT16245B , zaś DAC to sygnał z DAC i wzmacniacza operacyjnego. Ten
DAC służy do ustalania progu przełączania i umożliwa pracę z różnymi
poziomami logicznymi.
I teraz tak, producent deklaruje, że układ wytrzymuje napięcia od -30 do
+30, zaś próg przełączania można regulować w zakresie -6 do +6V.

Mnie zastanawiają dwie rzeczy:
1. czy taki układ na prawdę wytrzymuje do +/- 30V?? W sumie w
dokumentacji do tego 74LVT16245 nie znalazłem żadnych śladów obecności
diody "do plusa".... piszą o prądzie diody zabezpieczającej, ale przy
Vin<0V... A układ jest 5V tolerant...
http://www.elenota.pl/datasheet-pdf/7915/Fairchild/7
4LVT16245
Czy zastosowanie czegoś w stylu 74VCX162245 nie byłoby lepsze (nie jest
5V tolerant, za to ma diodę "do plusa", która wraz z rezysotrem zapewni
odporność na wyższe napięcia).
http://www.elenota.pl/datasheet-pdf/7717/Fairchild/7
4VCX162245

2. jak wygląda faktycznie możliwość współpracy z różnymi poziomami
logicznymi? Przecież taki bufor to nie komparator... Poziom zera ma do
0,8V, jedynkę od 2V. Pomiędzy - nie wiadomo. Czyli teoretycznie
amplituda sygnału musi być minimum 1,2V. A ten układ RC dla napięć
stałych tłumi sygnał 2 krotnie... czyli mamy amplitudę 2,4V na wejściu
minimum... Czy dobrze myślę?? Czy może fakt, że na wejściu pojawia się
"overshot" wystarczy, aby przełączyć stan i fakt, że później napięcie
będzie gdzieś pomiędzy 0,8V a 2V nic już nie zmienia?? Chyba nie, bo tak
by było, gdyby bufor miał "schmidta", a chyba nie ma ;)..A może właśnie
trzeba stosować schmidta??

Moje pytania wynikają z faktu, że chcę sobie zrobić taki bufor wejściowy
do mojego analizatorka na tym FPGA... . Zależy mi na odporności wejścia,
aby jakieś wyższe napięcia podane przypadkiem nie przeszły przez bufor
na wejście FPGA... tego DACa zastąpiłbym jakimś źródłem napięcia,
ewentualnie regulowanym na zworkach lub potencjometrem, ale w sumie nie
jest mi to potrzebne.. . No i kminię, JAK to zrobić, żeby było dobrze.
Zwłaszcza, żeby nie ograniczyło mi pasma np. do 1 MHz ;)... .

Z góry dziękuję za wszelkie sugestie... Jeszcze poniżej parę linków w
kwestii LAP-C:
Spis elementów i duże zdjęcia wnętrzności:
http://sigrok.org/wiki/ZEROPLUS_Logic_Cube_LAP-C

Opis wnętrzności i sposobu hackowania:
http://openschemes.com/2010/03/23/zeroplus-logic-cub
e-review-and-teardown/2/
http://openschemes.com/2010/03/27/zeroplus-logic-cub
e-the-modification/


--
Pozdrawiam
Konop

PS Swoją drogą - dawno na Elenotę nie wchodziłem, a widzę, że odżyła,
wygląda fajnie i działa :).