Re: STM32F103 - podłączenie pamięci SRAM i zagadka...

eGospodarka.pl › Grupy › pl.misc.elektronika › STM32F103 - podłączenie pamięci SRAM i zagadka... › Re: STM32F103 - podłączenie pamięci SRAM i zagadka...

Path: news-archive.icm.edu.pl!news.gazeta.pl!not-for-mail
From: Konop <k...@g...pl>
Newsgroups: pl.misc.elektronika
Subject: Re: STM32F103 - podłączenie pamięci SRAM i zagadka...
Date: Tue, 03 May 2011 15:48:14 +0200
Organization: "Portal Gazeta.pl -> http://www.gazeta.pl"
Lines: 52
Message-ID: <ipp12b$lp3$1@inews.gazeta.pl>
References: <ipkekt$bg1$1@inews.gazeta.pl> <ipkmcm$khq$1@news.onet.pl>
<ipm1f3$jvg$1@inews.gazeta.pl> <iponvl$rsa$1@news.onet.pl>
NNTP-Posting-Host: hmk227.internetdsl.tpnet.pl
Mime-Version: 1.0
Content-Type: text/plain; charset=UTF-8; format=flowed
Content-Transfer-Encoding: 8bit
X-Trace: inews.gazeta.pl 1304430476 22307 79.188.62.227 (3 May 2011 13:47:56 GMT)
X-Complaints-To: u...@a...pl
NNTP-Posting-Date: Tue, 3 May 2011 13:47:56 +0000 (UTC)
X-User: konoppo
X-Antivirus: avast! (VPS 110503-0, 2011.05.03), Outbound message
In-Reply-To: <iponvl$rsa$1@news.onet.pl>
X-Antivirus-Status: Clean
User-Agent: Mozilla/5.0 (Windows; U; Windows NT 5.1; pl; rv:1.9.2.17) Gecko/20110414
Thunderbird/3.1.10
Xref: news-archive.icm.edu.pl pl.misc.elektronika:609527
[ ukryj nagłówki ]
W dniu 2011.05.03 13:12, Marcin Wasilewski pisze:
> Użytkownik "Konop" <k...@g...pl> napisał w wiadomości
> news:ipm1f3$jvg$1@inews.gazeta.pl...
>> W dniu 2011.05.02 00:21, mk pisze:
>
>>> Reszta standardowo.
>> Hmmm... A do czego go podłączyć?? Jeśli pamięć ma 8 bitów, to raczej
>> nie ma wejść w stylu "Lower Byte" i "Upper byte" :)... . Ma pewnie OE,
>> WE i CE, podłączam je odpowiednio do NOE, NWE i NEx procesora... i
>> wtedy NBL0
>
> Ale szynę danych opisaną w stylu D0-D7, czy Dx0-Dx7 to pewnie ma.

No ale szynę danych podłącza się normalnie ;)...

>> i NBL1 zostają niepodłączone... Ale w sumie, skoro pamięć ma 8 bitów i
>> kontroler pamięci o tym "wie", to w ogóle tych pinów chyba nie
>> powinien wykorzystywać... albo ja czegoś nie kumam :D...
>
> Jeśli masz pamięć 16 bitową to w jednym cyklu przekazywane jest słowo 16
> bitowe. Górna połówka jest w Upper Byte, a dolna w Lower Byte.

To rozumiem :). Ale to działa tak - jeśli jest zapisywany słowo
16-bitowe, to kontroler podaje oba sygnały... Jeśli zapisywane jest
słowo 8-bitowe, to kontroler wystawia jeden z sygnałów UB lub LB i w ten
sposób modyfikuje tylko odpowiednią część słowa w pamięci 16-bitowej...

> Jeśli
> masz pamięć 8 bitową, to magistrala danych ma 8 bitów, więc
> wykorzystujesz tylko Lower Byte.

No dokładnie, w pamięci 8-bitowej sygnał UB nie ma sensu, zaś LB
powinien być "zawsze aktywny". Chodzi mi o praktyczną realizację - czy
sygnał NBL0 procesora do czegoś podłączam, czy nie??

> Latch jest po to aby zaoszczędzić ilość linii potrzebną do obsługi
> pamięci. Każdy kontroler (mający odpowiednią ilość wolnych portów)
> obsłuży Ci pamięć SRAM, tylko czasami trzeba to robić programowo,
> podobnie jak komunikację z pamięciami typu: 24Cxx, czy PCF8563, HD44780
> (wbrew pozorom to również są pamięci).

Wiem, do czego służy latch i jak działa. Że można programowo, też
wiem... Mi chodzi o wykorzystanie hardwareowego kontrolera pamięci
(FSMC), który jest wbudowany w ten mikrokontroler ;)... Po prostu
dokumentacja jest trochę nieprecyzyjna i chcę spytać, czy ktoś czegoś
takiego kiedyś używał :).

--
Pozdrawiam
Konop