-
Path: news-archive.icm.edu.pl!news.icm.edu.pl!news.onet.pl!.POSTED!not-for-mail
From: "Marcin Wasilewski" <j...@a...pl>
Newsgroups: pl.misc.elektronika
Subject: Re: STM32F103 - podłączenie pamięci SRAM i zagadka...
Date: Tue, 3 May 2011 13:12:56 +0200
Organization: http://onet.pl
Lines: 32
Message-ID: <iponvl$rsa$1@news.onet.pl>
References: <ipkekt$bg1$1@inews.gazeta.pl> <ipkmcm$khq$1@news.onet.pl>
<ipm1f3$jvg$1@inews.gazeta.pl>
NNTP-Posting-Host: host-81-190-189-35.kwidzyn.mm.pl
Mime-Version: 1.0
Content-Type: text/plain; format=flowed; charset="utf-8"; reply-type=response
Content-Transfer-Encoding: 8bit
X-Trace: news.onet.pl 1304421173 28554 81.190.189.35 (3 May 2011 11:12:53 GMT)
X-Complaints-To: n...@o...pl
NNTP-Posting-Date: Tue, 3 May 2011 11:12:53 +0000 (UTC)
X-Priority: 3
X-MSMail-Priority: Normal
X-Newsreader: Microsoft Outlook Express 6.00.2900.5931
X-MimeOLE: Produced By Microsoft MimeOLE V6.00.2900.6090
Xref: news-archive.icm.edu.pl pl.misc.elektronika:609524
[ ukryj nagłówki ]Użytkownik "Konop" <k...@g...pl> napisał w wiadomości
news:ipm1f3$jvg$1@inews.gazeta.pl...
> W dniu 2011.05.02 00:21, mk pisze:
>> Reszta standardowo.
> Hmmm... A do czego go podłączyć?? Jeśli pamięć ma 8 bitów, to raczej nie
> ma wejść w stylu "Lower Byte" i "Upper byte" :)... . Ma pewnie OE, WE i
> CE, podłączam je odpowiednio do NOE, NWE i NEx procesora... i wtedy NBL0
Ale szynę danych opisaną w stylu D0-D7, czy Dx0-Dx7 to pewnie ma.
> i NBL1 zostają niepodłączone... Ale w sumie, skoro pamięć ma 8 bitów i
> kontroler pamięci o tym "wie", to w ogóle tych pinów chyba nie powinien
> wykorzystywać... albo ja czegoś nie kumam :D...
Jeśli masz pamięć 16 bitową to w jednym cyklu przekazywane jest słowo 16
bitowe. Górna połówka jest w Upper Byte, a dolna w Lower Byte. Jeśli masz
pamięć 8 bitową, to magistrala danych ma 8 bitów, więc wykorzystujesz tylko
Lower Byte.
> Że bezpośrednio, to rozumiem... typowo wykorzystuje się tutaj jakiś
> 'Latch', jak w starszych prockach... Ale, jak pisałem, dokumentacja
> wspomina coś na temat podłączania pamięci Flash, natomiast milczy w
> kwestii podłączania pamięci SRAM. Stąd zastanawiam się, czy jest to
> możliwe i czemu nie :)...
Latch jest po to aby zaoszczędzić ilość linii potrzebną do obsługi pamięci.
Każdy kontroler (mający odpowiednią ilość wolnych portów) obsłuży Ci pamięć
SRAM, tylko czasami trzeba to robić programowo, podobnie jak komunikację z
pamięciami typu: 24Cxx, czy PCF8563, HD44780 (wbrew pozorom to również są
pamięci).
Następne wpisy z tego wątku
- 03.05.11 13:48 Konop
Najnowsze wątki z tej grupy
- DS1813-10 się psuje
- Taki tam szkolny problem...
- LIR2032 a ML2032
- SmartWatch Multimetr bezprzewodowy
- olej psuje?
- Internet w lesie - Starlink
- Opis produktu z Aliexpress
- No proszę, a śmialiście się z hindusów.
- Zewnętrzne napięcie referencyjne LM385 1,2V -> 100mV dla ICL7106, Metex M-3800
- karta parkingowa
- Wl/Wyl (On/Off) bialy/niebieski
- I3C
- Pytanie o transformator do dzwonka
- międzymordzie USB 3.2 jako 2.0
- elektronicy powinni pomysleć o karierze elektryka
Najnowsze wątki
- 2024-11-25 Karty przedpłacone (podarunkowe) Google Play - pytanie do korzystających
- 2024-11-26 wina Tóska
- 2024-11-26 Rewolucja/Rewelacja!
- 2024-11-25 grupa ożyła ;)
- 2024-11-24 Być jak Clint
- 2024-11-24 Rura kanalizacja konceptu Franke = problem
- 2024-11-25 Wrocław => Lead Java EE Developer <=
- 2024-11-25 Warszawa => Business Development Manager - Network and Network Securit
- 2024-11-25 Kraków => Programista Full Stack (.Net Core) <=
- 2024-11-25 Lublin => Senior PHP Developer <=
- 2024-11-25 Karlino => Konsultant wewnętrzny SAP (FI/CO) <=
- 2024-11-25 Warszawa => ECM Specialist / Consultant <=
- 2024-11-25 Katowice => Regionalny Kierownik Sprzedaży (OZE) <=
- 2024-11-25 Warszawa => Senior Frontend Developer (React + React Native) <=
- 2024-11-25 Lublin => Inżynier Serwisu Sprzętu Medycznego <=