Użytkownik MH napisał:
> Wiele naprawdę poważnych firm publikuje na swoich stronach wiele pożytecznych
> schematów do różnistych aplikacji.
> TI , Analog Devices itd.. Co jest jednak 'upierdliwe' ?! Bardzo popularne w
> USA jest stosowanie na schematach
> tzw. "off sheet connection". Znajdziecie to w Cadence OrCad/Allegro ,
> Protel/Altium itd.. Moim zdaniem , BARDZO Źle
> się czyta takie schematy.. Mało tego , nawet przy stosunkowo małej ilości
> połączeń , autorzy projektu nie "malują połączenia" od
> U_xx-pin_xx do U_yy-pin_yy , tylko robią 'małą krechę' od pina scalaka i dają
> do 'neta' etykietę , np. 'RESET'.
>
> Z formalnego punktu widzenia , wszystko jest OK , ale czytanie tych schematów
> , poszukiwanie drugiej strony tego 'Reseta' ,
> to KOSZMAR , i chlastanie mięsem o ścianę.. No w końcu to jego mać znajduję
> , ale co się nawpieniam przy tym ...
>
> Ja maluję schematy hierarchicznie : definiuję 'czarną skrzynkę' , porty we/wy
> o nazwach takich samych na 'skrzynce'
> jak i wewnątrz jej schematu, młodzi adepci elektroniki , którym
> chętnie pomagam czytają to bez problemu..
>
> Tymczasem , wiodące firmy publikują schematy aplikacyjne z wykorzystaniem 'Off
> sheet connectors'. No do diabła , nawet autor
> projektu po 2 tygodniach ma prawo się w tym pogubić !!
>
> ==========
>
> OK , luźny temat , z mojej strony problemu nie ma , robię po swojemu i
> tyle... Jakie jest Wasze zdanie na ten temat ??

Wiesz, schemat można narysować bo przepisy wymagają (tu kłaniają się
schematy z najrozmaitszych DTR-ek) albo narysować bo zamawiający za
wiedzę w nim zawartą płaci.
Osiem lat zajmowałem się tym drugim - czyli rozkładaniem układów
scalonych na czynniki pierwsze. Narysowanie schematu układu scalonego
bez bardzo radykalnego przestrzegania pewnych konwencji graficznych i
bez naprawdę głęboko przemyślanego hierarchicznego podziału czyni go
zupełnie nieprzydatnym. Osobiście uważam siebie za jednego z lepszych na
świecie speców od rysowania schematów - bo to ja z dwoma kolegami przez
te osiem lat wyznaczałem standardy graficzno - jakościowe w czołowej
firmie zajmującej się reverse engineeringiem układów scalonych.
W naprawdę prawidłowo narysowanym schemacie istotne jest nawet optyczne
zgranie głównego wejścia z głównym wyjściem sygnału - powinny leżeć w
jednej osi, główny sygnał przez bloki powinien płynąć wzdłuż jednej osi
itd... I takie schematy się czyta jednym rzutem oka, takich schematów
byś chciał.

Na drugim końcu (gorsze od schematów z DTR-ek) są maszynowo generowane
schematy układów cyfrowych. Porównać je można do ślimaka pomrowa albo do
węża boa który połknął słonia (nie mylić z kapeluszem!). Z lewej cienko,
po środku grubo, z prawej cienko - i tyle wiemy, więcej wiedzy z gołej
netlisty można wyciągnąć (bo netlistę łatwo w automat do analizy
wpuścić, graficzną postać schematu bywa trudniej...)

Ale potrzebę jasnego prezentowania schematów czuć może tylko ktoś kto
musiał panować nad schematami dużych struktur - konstruktorzy systemów,
konstruktorzy (jak ja) układów scalonych, analitycy (jak ja) układów
scalonych - jak się ma schemat z czterema opornikami, sześcioma
kondensatorami, trzema wejściami, jednym wyjściem i jedną pętla a
pośrodku schematu symbol scalaka jako czarnej skrzynki to niezależnie
od jakości graficznego przedstawienia da się taki schemat zrozumieć. I
ludzie którzy daleko poza takie schematy nie wyszli mogą sobie nie
uświadamiać jak ważne jest właściwe przedstawienie graficzne schematu -
ważne dla nich żeby schemat był formalnie poprawny.

--
Darek
P.S. Największa dokumentacja układu w jakiej opracowaniu brałem udział
zamknęła się w mniej więcej sześciuset schematach - od podstawowych
układzików do zmieszczonego (obowiązkowo!) na pojedynczym arkuszu
schematu blokowego całości.