On Wed, 17 Feb 2016 18:50:31 +0100, platformowe głupki wrote:

> vhdl to moim zdaniem język stworzony przez ludzi chorych umysłowo...
> próbowałem się z nim oswoić, ale nie dałem rady...

Gdyby go wymyślili umysłowo chorzy ...dałbyś radę ;-)

--
howgh
szemrany
"Zrozumienie umożliwia zastąpienie nieracjonalnych działań lub bezradności
przez działania racjonalne." M.Mazur, ojciec polskiej szkoły cybernetyki

do góry

On Tue, 16 Feb 2016 02:15:15 -0800 (PST), Wojciech
Muła<w...@g...com> wrote:
> Co sądzisz o tym? (OpenCL na FPGA)
>
https://www.altera.com/products/design-software/embe
dded-software-devel
oper=
> s/opencl/overview.html

U mnie w pracy używają Altera Quartus, zdaje się są zadowoleni.

RW

do góry

ale coś w tym jest, ten popierdolony język, jest wręcz intuicyjny dla
wolnych europejczyków - sukces...

do góry

ogólnie spiętrzenie idiotyzmów w dzisiejszej rzeczywistości jest wręcz
masakryczne... dobrze, że nie zacząłem interesować się C#...

do góry

On 2016-02-16 11:15, Wojciech Muła wrote:
> Co sądzisz o tym? (OpenCL na FPGA)

Nie do konca rozumiem zamysł, skoro jednym z naturalnych targetow OpenCL
jest FPGA (choć przyznam że jeszcze nie spotkałem urządzenia które to
obsługuje).

Ponadto OpenCL to jednak jezyk szeregowy, tyle że odpalany w dużej
ilości instancji. Programowanie FPGA/ASIC polega jednak na pozbyciu się
szeregowości w najmniejszych detalach. IMHO opis imperatywnym,
szeregowym jezykiem programowania prowadzi do kiepskiego syntezowania
algorytmu na hardware. Ale doświadczeń nie mam.

do góry

On Thursday, February 18, 2016 at 7:16:17 PM UTC+1, Sebastian Biały wrote:
> On 2016-02-16 11:15, Wojciech Muła wrote:
> > Co sądzisz o tym? (OpenCL na FPGA)
>
> Nie do konca rozumiem zamysł, skoro jednym z naturalnych targetow OpenCL
> jest FPGA (choć przyznam że jeszcze nie spotkałem urządzenia które to
> obsługuje).
>
> Ponadto OpenCL to jednak jezyk szeregowy, tyle że odpalany w dużej
> ilości instancji. Programowanie FPGA/ASIC polega jednak na pozbyciu się
> szeregowości w najmniejszych detalach.

Na jakim najniższym poziomie to się programuje? Na poziomie bramki logicznej,
tranzysotra, czy jeszcze niżej?
Pozdrawiam

do góry

On 2016-02-18 22:13, M.M. wrote:
>> Ponadto OpenCL to jednak jezyk szeregowy, tyle że odpalany w dużej
>> ilości instancji. Programowanie FPGA/ASIC polega jednak na pozbyciu się
>> szeregowości w najmniejszych detalach.
> Na jakim najniższym poziomie to się programuje? Na poziomie bramki logicznej,
> tranzysotra, czy jeszcze niżej?

To zabawne pytanie bo odpowiedź nie istnieje ;)

Ogolnie ten sam jezyk (verilog/vhdl) pozwala na pisanie:

a) na poziomie testowania kodu (pi x drzwi odpowiednik unit testów).
Przypomina to "normalne programowanie", w verilogu jest to nawet obiektowe.

b) na poziomie bardzo rozbudowanych asercji i nie tylko (nie ma
sensownej analogii, może coverage kodu jest najbliżej ale to dalej kilometr)

c) na pozimie gruboskalowanego zachowania algorytmiki gdzie istnieją
resztki normalnego programowania z pętlami, funckjami, zmiennymi
lokalnymi itd.

d) na poziomie składania hardware z funkcjonalnych bloków tylko zamiast
interfejsów zazwyczaj będą tam druty.

e) na poziomie pojedynczych bramek i przerzutników.

f) na poziomie modelowania zjawisk w tranzystorach (acz mocno z grubsza).

g) na poziomie zdarzeń (de facto każdy hdl jest językiem zorientowanym
zdarzeniowo, troche jak erlang, ale tylko trochę).

Szczególnie elastyczny stał się tutaj verilog który załatwia wszystkie
tematy, ale to głównie dlatego że jest chaotycznie rozwijany we
wszystkie strony :D

Wielu ludzi z "normalnego programowania" przeżyje szok po wejściu w
świat HDLa z uwagi na wiele idiotyzmów i workaroundów. Ale ciekawostką
jest że np. w punkcie a) można wejśc z marszu, a w punkcie e)-g) studia
z elektroniki to często za mało.

do góry

On Friday, February 19, 2016 at 10:17:47 AM UTC+1, Sebastian Biały wrote:
> On 2016-02-18 22:13, M.M. wrote:
> >> Ponadto OpenCL to jednak jezyk szeregowy, tyle że odpalany w dużej
> >> ilości instancji. Programowanie FPGA/ASIC polega jednak na pozbyciu się
> >> szeregowości w najmniejszych detalach.
> > Na jakim najniższym poziomie to się programuje? Na poziomie bramki logicznej,
> > tranzysotra, czy jeszcze niżej?
>
> To zabawne pytanie bo odpowiedź nie istnieje ;)
> [...]
> wszystkie strony :D

To dzięki za... odpowiedź ;-)


> Wielu ludzi z "normalnego programowania" przeżyje szok po wejściu w
> świat HDLa z uwagi na wiele idiotyzmów i workaroundów. Ale ciekawostką
> jest że np. w punkcie a) można wejśc z marszu, a w punkcie e)-g) studia
> z elektroniki to często za mało.
Więc dlaczego warto? Czy z powodu wydajności, ceny? Czy podobnego efektu nie
da się uzyskać na uC albo PC? Czy jakieś inne powody?

Pozdrawiam

do góry

On 2016-02-19 15:14, M.M. wrote:
>> Wielu ludzi z "normalnego programowania" przeżyje szok po wejściu w
>> świat HDLa z uwagi na wiele idiotyzmów i workaroundów. Ale ciekawostką
>> jest że np. w punkcie a) można wejśc z marszu, a w punkcie e)-g) studia
>> z elektroniki to często za mało.
> Więc dlaczego warto?

Ponieważ istnoeją problemy które nie pasują do programowania
szeregowego. Da się je rozwiązać tylko rownolegle, w hardware.

> Czy podobnego efektu nie
> da się uzyskać na uC albo PC?

Nie da się wielu. Okolice analizy obrazu, ogolnie przetwarzania
sygnałów, systemy czasu rzeczywistego są są czesto niemożliwe do
zastapienia uC, nawet wielordzeniowymim jesli przekroczysz pewien poziom
danych/s. FPGA zapewnia ze można miec jednoczśnie np. milion "wątków", w
dodatku w silnym rygorze czasowym, robiących to co mają robić
optymalnie. Procesory szeregowe składają się głównie z podzespołów które
przez większą część czasu nic nie robią.

> Czy jakieś inne powody?

Czasem bywa że ... pakuje się FPGA z powodu że nikt nie potrafi inaczej
w zespole. Przykład jest np. Clip z Renault w którym FPGA (i to jaki
ogrooomny) robi za konwerter usb<->magistrala samochodu + jakas prosta
kryptografia. Mozna by się popukać w głowę, gdyby nie fakt że to dość
częsta przypadłość korporacji - kasa nie gra roli.

Rozmawiałem nie tak dawno z pewnym kolesiem który głeboko wierzył w to
że jeśli urządznie nie ma FPGA to jest "nieprofesjonalne" nawet jeśli
jedyna funkcją jest miganie diodą. Tak że należy w tłumaczeniu procesu
decyzyjnego firm hardwareowych dodać również czynnik religijno/garniturowy.

do góry

On Friday, February 19, 2016 at 3:38:51 PM UTC+1, Sebastian Biały wrote:
> On 2016-02-19 15:14, M.M. wrote:
> >> Wielu ludzi z "normalnego programowania" przeżyje szok po wejściu w
> >> świat HDLa z uwagi na wiele idiotyzmów i workaroundów. Ale ciekawostką
> >> jest że np. w punkcie a) można wejśc z marszu, a w punkcie e)-g) studia
> >> z elektroniki to często za mało.
> > Więc dlaczego warto?
>
> Ponieważ istnoeją problemy które nie pasują do programowania
> szeregowego. Da się je rozwiązać tylko rownolegle, w hardware.
>
> > Czy podobnego efektu nie
> > da się uzyskać na uC albo PC?
>
> Nie da się wielu. Okolice analizy obrazu, ogolnie przetwarzania
> sygnałów, systemy czasu rzeczywistego są są czesto niemożliwe do
> zastapienia uC, nawet wielordzeniowymim jesli przekroczysz pewien poziom
> danych/s. FPGA zapewnia ze można miec jednoczśnie np. milion "wątków", w
> dodatku w silnym rygorze czasowym, robiących to co mają robić
> optymalnie. Procesory szeregowe składają się głównie z podzespołów które
> przez większą część czasu nic nie robią.
>
> > Czy jakieś inne powody?
>
> Czasem bywa że ... pakuje się FPGA z powodu że nikt nie potrafi inaczej
> w zespole. Przykład jest np. Clip z Renault w którym FPGA (i to jaki
> ogrooomny) robi za konwerter usb<->magistrala samochodu + jakas prosta
> kryptografia. Mozna by się popukać w głowę, gdyby nie fakt że to dość
> częsta przypadłość korporacji - kasa nie gra roli.
>
> Rozmawiałem nie tak dawno z pewnym kolesiem który głeboko wierzył w to
> że jeśli urządznie nie ma FPGA to jest "nieprofesjonalne" nawet jeśli
> jedyna funkcją jest miganie diodą. Tak że należy w tłumaczeniu procesu
> decyzyjnego firm hardwareowych dodać również czynnik religijno/garniturowy.

Dziękuję za informacje.
Pozdrawiam

do góry