On 2016-02-18 22:13, M.M. wrote:
>> Ponadto OpenCL to jednak jezyk szeregowy, tyle że odpalany w dużej
>> ilości instancji. Programowanie FPGA/ASIC polega jednak na pozbyciu się
>> szeregowości w najmniejszych detalach.
> Na jakim najniższym poziomie to się programuje? Na poziomie bramki logicznej,
> tranzysotra, czy jeszcze niżej?

To zabawne pytanie bo odpowiedź nie istnieje ;)

Ogolnie ten sam jezyk (verilog/vhdl) pozwala na pisanie:

a) na poziomie testowania kodu (pi x drzwi odpowiednik unit testów).
Przypomina to "normalne programowanie", w verilogu jest to nawet obiektowe.

b) na poziomie bardzo rozbudowanych asercji i nie tylko (nie ma
sensownej analogii, może coverage kodu jest najbliżej ale to dalej kilometr)

c) na pozimie gruboskalowanego zachowania algorytmiki gdzie istnieją
resztki normalnego programowania z pętlami, funckjami, zmiennymi
lokalnymi itd.

d) na poziomie składania hardware z funkcjonalnych bloków tylko zamiast
interfejsów zazwyczaj będą tam druty.

e) na poziomie pojedynczych bramek i przerzutników.

f) na poziomie modelowania zjawisk w tranzystorach (acz mocno z grubsza).

g) na poziomie zdarzeń (de facto każdy hdl jest językiem zorientowanym
zdarzeniowo, troche jak erlang, ale tylko trochę).

Szczególnie elastyczny stał się tutaj verilog który załatwia wszystkie
tematy, ale to głównie dlatego że jest chaotycznie rozwijany we
wszystkie strony :D

Wielu ludzi z "normalnego programowania" przeżyje szok po wejściu w
świat HDLa z uwagi na wiele idiotyzmów i workaroundów. Ale ciekawostką
jest że np. w punkcie a) można wejśc z marszu, a w punkcie e)-g) studia
z elektroniki to często za mało.