Dnia Sat, 13 Feb 2016 22:18:26 +0100, Piotr Wyderski napisał(a):
> Z czystej ciekawości, bo dziś ta sprawa byłaby banalna na CPLD/FPGA:

Nie nie calkiem - ile ma taki FPGA nog ? :-)

Jak robili to nie wiem, ale jeden pomysl mam -
matryca diodowa. Bity adresu, proste i zanegowane, bramki AND na
diodach

> w jaki sposób były budowane dekodery 1-z-N dla wierszy i kolumn pamięci
> rdzeniowej,zwłaszcza w starszych komputerach? Gdyby do tego podejść
> metodą trywialną i składać to z bramek na tranzystorach dyskretnych,
> to jakaś gigantyczna konstrukcja wychodzi.

Nie taka znow gigantyczna - takie drzewko z par roznicowych
tranzystorow, raptem 2N trzeba :-)

Albo jeszcze inny pomysl - dwa dekodery, np 1-z-16, wyjscia w matryce
kwadratowa i po jednej bramce and na kazdym skrzyzowaniu.
256 bramek dwuwejsciowych.
Moga byc diodowe, moze nawet jeden tranzystor wystarczy - trzeba
wysterowac bramke odpowiednio i emiter przeciwnie.

>Czy ktoś pamięta jeszcze, na czym polegała sztuczka? :-)

Jesli nie w bibliotece, to mozna by po starych patentach poszukac :-)

J.