Czy można było nieużywane sygnały zostawić nigdzie niepodłączone czy
wymagały one rezystorów "pull-down"?

Robię układ z FPGA Altery Cyclone, podłączony do magistrali ISA/PC104 i w
czasie konfiguracji FPGA piny mojej kostki sa włączone w stan wysokiej
impedancji ze słabymi rezystorami podciągającymi 50kohm do 3V3 (nie do 5V).
Te sygnały sa aktywne stanem wysokim, wiec właściwie moje FPGA będzie
zgłaszać przerwania nawet w czasie swojej rekonfiguracji...

Wygląda mi na to, że potrzebuje dać po 10kohm do masy na te linie...

I jeszcze jedno - czy sygnał resetu przychodzący z magistrali ISA jest
synchroniczny czy asynchroniczny? Trzeba tam w FPGA ten sygnał rejestrować
zegarem czyli zabezpieczać się przed jakimiś krótkimi szpilkami czy już
sygnał jest synchronizowany zegarem na płytce procesora/mastera ISA?

do góry

Dnia Wed, 3 Sep 2014 14:46:19 +0000 (UTC), Pszemol napisał(a):
> Czy można było nieużywane sygnały zostawić nigdzie niepodłączone czy
> wymagały one rezystorów "pull-down"?
> Robię układ z FPGA Altery Cyclone, podłączony do magistrali ISA/PC104 i w
> czasie konfiguracji FPGA piny mojej kostki sa włączone w stan wysokiej
> impedancji ze słabymi rezystorami podciągającymi 50kohm do 3V3 (nie do 5V).
> Te sygnały sa aktywne stanem wysokim, wiec właściwie moje FPGA będzie
> zgłaszać przerwania nawet w czasie swojej rekonfiguracji...
>
> Wygląda mi na to, że potrzebuje dać po 10kohm do masy na te linie...

Zebym nie sklamal - rezystory podciagajace do + sa juz na magistrali.
Tylko ze wysoki jest stanem aktywnym ... wiec zaprogramowali sterownik
na wyzwalanie zboczem. Narastajacym, wiec nie ma sie co bac stanu
poczatkowego. Moze sobie byc stan wysokiej impedancji czy
podciagniecie, karta powinna wymusic L, a potem w potrzebie zmienic na
H.


J.

do góry