eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikarealizacja bramki not (cmos)
Ilość wypowiedzi w tym wątku: 30

  • 11. Data: 2009-11-03 10:36:16
    Temat: Re: realizacja bramki not (cmos)
    Od: "bagno" <w...@o...pl>


    Użytkownik "bagno" <w...@o...pl> napisał w wiadomości
    news:hcomjd$kjs$1@inews.gazeta.pl...
    > Witam
    >
    > Potrzebuje jedna sztuke bramki NOT w technologii cmos. Niestety w polsce
    > takie rzeczy nie sa dostepne a nie bede dawal calego ukladu 14 nozkowego.
    >
    > Probuje wiec zrobic cos takiego
    >
    > http://www.play-hookey.com/digital/electronics/image
    s/cmos-not.gif
    >
    > Moglby ktos zaproponowac jakies dwa tranzystory ktore by sie nadawaly ?
    >
    > Najlepiej cos w SMD. Ostatecznie najmniejsze mozliwe przewlekane.

    W sumie pewnie trudno bedzie zrozumiec o co chodzi ale postaram sie opisac:

    http://obrazki.elektroda.net/13_1254661894.png

    Chodzi o to co jest podpiete do linii PB2

    NIRQ to wyjscie, SCK to wejscie.

    PB2 na wyjscie, wysylam cos na uklad za pomoca SCK, potem szybko PB2
    na wejscie i odbieram odpowiedz. Na NIRQ pojawia sie sygnal ale za
    rezystorem
    mam zdaje sie 1. Znaczy, ze te niby wejscie wymusza mi chyba jakis stan.
    No to podpialem to przez negator (akurat mialem pod reka) i jest ok. Probuje
    zrobic prosty negator na transytorze NPN i nie dziala. Rezystor na bramce
    zwiekszylem
    do chyba 20k i mniej wiecej dziala ale robi sie wolne i komende musze
    wysylac duzo
    wolniej a potem sa dziwne efekty (raz dane przechodza a potem znowu nie). No
    to teraz
    szukam negatora w postaci ukladu scalonego.

    Moze ktos ma inny pomysl ?

    Najgorsze jest to, ze autor ukladu twierdzi, ze mu to dziala a u mnie nie
    chce.




  • 12. Data: 2009-11-03 12:35:26
    Temat: Re: realizacja bramki not (cmos)
    Od: Mario <m...@p...onet.pl>

    bagno pisze:
    > Użytkownik "Grzegorz Kurczyk" <g...@c...slupsk.pl> napisał w
    > wiadomości news:hcotmt$is6$1@nemesis.news.neostrada.pl...
    >> Użytkownik bagno napisał:
    >>> Najzwyklejsze 5V. Chociaz moze bede probowal zmniejszyc napiecie do 3,3V.
    >>>
    >>>> Może coś z serii single-gate w obudowie SOT235
    >>> Znalazlem je tylko na TME i przy kazdym SZTUK NA MAGAZYNIE : 0
    >> http://www.kamami.pl/index.php?ukey=product&productI
    D=34441
    >
    > No faktycznie jest ale przesylka 18 zl przy wartosci ukladu 1 zl. Troche
    > niefajnie.
    >

    W każdym sklepie internetowym będziesz miał podobnie. No chyba że masz
    jakiś za rogiem. Jak mam pojechać do Robotronika (2*10 km plus
    zmarnowana godzina) to wolę zamówić coś w TME (15 pln netto) Jak zamówię
    do godziny 15 to mam towar następnego dnia o godzinie 9 rano.


    --
    Pozdrawiam
    MD


  • 13. Data: 2009-11-03 13:42:57
    Temat: Re: realizacja bramki not (cmos)
    Od: "bagno" <w...@o...pl>

    Mario wrote:
    >
    > W każdym sklepie internetowym będziesz miał podobnie. No chyba że masz
    > jakiś za rogiem. Jak mam pojechać do Robotronika (2*10 km plus
    > zmarnowana godzina) to wolę zamówić coś w TME (15 pln netto) Jak
    > zamówię do godziny 15 to mam towar następnego dnia o godzinie 9 rano.

    Bywaja takie co chca ponizej 10 zl. 18 to jednak cholernie duzo. Za tyle to
    ja
    kupie cale urzadzenie ktore robie.




  • 14. Data: 2009-11-03 14:45:44
    Temat: Re: realizacja bramki not (cmos)
    Od: Konop <k...@g...pl>

    > W sumie pewnie trudno bedzie zrozumiec o co chodzi ale postaram sie opisac:
    > http://obrazki.elektroda.net/13_1254661894.png
    > Chodzi o to co jest podpiete do linii PB2
    > NIRQ to wyjscie, SCK to wejscie.

    Moim zdaniem dzielenie linii pomiędzy sygnał zegarowy a wyjście danych,
    to ogólnie mówiąc głupi pomysł ;)... nie znam dobrze tych układów
    radiowych (teraz przeglądam PDFa), więc może w tym wypadku jest to
    możliwe... ale ogólnie rzecz biorąc lepszym wyjściem byłoby użycie
    jednej linii do FSK i nIRQ :). Po prostu R1 jedną stoną do nIRQ, drugą
    do PB0 ;)... . Po wysłaniu transmisji przełączasz dany pin na Hi-Z i już
    :). Ewentualnie (jeśli ten nIRQ to wyjście typu OC) to podciągasz PB0 do
    zasilania (wewnętrznie), tylko wówczas wypadałoby trochę zmniejszyć R1 ;)...

    > PB2 na wyjscie, wysylam cos na uklad za pomoca SCK, potem szybko PB2
    > na wejscie i odbieram odpowiedz. Na NIRQ pojawia sie sygnal ale za
    > rezystorem
    > mam zdaje sie 1. Znaczy, ze te niby wejscie wymusza mi chyba jakis stan.
    > No to podpialem to przez negator (akurat mialem pod reka) i jest ok. Probuje
    > zrobic prosty negator na transytorze NPN i nie dziala. Rezystor na bramce
    > zwiekszylem
    > do chyba 20k i mniej wiecej dziala ale robi sie wolne i komende musze
    > wysylac duzo
    > wolniej a potem sa dziwne efekty (raz dane przechodza a potem znowu nie). No
    > to teraz
    > szukam negatora w postaci ukladu scalonego.
    > Moze ktos ma inny pomysl ?

    Chyba, niby, może, raczej.... i co jeszcze?? Pisz konkretnie, mam 1 albo
    mam 0... Jak nie wiesz, co tam jest, to Ci nikt nie pomoże. Napisz co to
    za negator, gdzie go wstawiłeś (bo z opisu to nie wynika) - najlepiej
    dorysuj go (ręcznie) na tym schemacie... Napisz też co to znaczy "za
    rezystorem".

    > Najgorsze jest to, ze autor ukladu twierdzi, ze mu to dziala a u mnie nie
    > chce.

    A dajesz sobie rękę uciąć za niego? Może wcale mu nie działa? Może
    zrobił jakąś poprawkę w hardwarze, której zapomniał umieścić na
    schemacie? Poza tym - soft na tego ATtiny piszesz sam, czy też masz od
    autora?? Bo może problem tkwi w złej inicjalizacji itp??

    Pozdrawiam
    Konop


  • 15. Data: 2009-11-03 15:04:29
    Temat: Re: realizacja bramki not (cmos)
    Od: "bagno" <w...@o...pl>

    Konop wrote:
    >> W sumie pewnie trudno bedzie zrozumiec o co chodzi ale postaram sie
    >> opisac: http://obrazki.elektroda.net/13_1254661894.png
    >> Chodzi o to co jest podpiete do linii PB2
    >> NIRQ to wyjscie, SCK to wejscie.
    >
    > Moim zdaniem dzielenie linii pomiędzy sygnał zegarowy a wyjście
    > danych, to ogólnie mówiąc głupi pomysł ;)...

    Wlasciwie to dwa sygnaly zegarowe. Jednym procesor taktuje wysylajac
    komendy a potem nadajnik rozpoczyna taktowania i trzeba mu
    zupelnie inna linia wrzucac dane. Tez mam troche watpliwosci
    czy to moze byc polaczone...

    > nie znam dobrze tych układów
    > radiowych (teraz przeglądam PDFa), więc może w tym wypadku jest to
    > możliwe... ale ogólnie rzecz biorąc lepszym wyjściem byłoby użycie
    > jednej linii do FSK i nIRQ :). Po prostu R1 jedną stoną do nIRQ, drugą
    > do PB0 ;)... . Po wysłaniu transmisji przełączasz dany pin na Hi-Z i
    > już :). Ewentualnie (jeśli ten nIRQ to wyjście typu OC) to podciągasz
    > PB0 do zasilania (wewnętrznie), tylko wówczas wypadałoby trochę
    > zmniejszyć R1 ;)...

    No ale juz mam spiete wejscie komendy i wejscie danych. Jak do tego
    jeszcze dopiac taktowanie danych ? Nie moge jedna linia czekac na
    sygnal taktujacy i wysylac danej. Chyba, ze moge a o tym nie wiem.

    >> {...}
    >> nie). No to teraz
    >> szukam negatora w postaci ukladu scalonego.
    >> Moze ktos ma inny pomysl ?
    >
    > Chyba, niby, może, raczej.... i co jeszcze?? Pisz konkretnie, mam 1
    > albo mam 0... Jak nie wiesz, co tam jest, to Ci nikt nie pomoże.
    > Napisz co to za negator, gdzie go wstawiłeś (bo z opisu to nie wynika) -
    > najlepiej
    > dorysuj go (ręcznie) na tym schemacie... Napisz też co to znaczy "za
    > rezystorem".

    Zrobie sliczny rysunek i wysle. Posprawdzam jeszcze raz co sie z tym
    dzieje.

    >> Najgorsze jest to, ze autor ukladu twierdzi, ze mu to dziala a u
    >> mnie nie chce.
    >
    > A dajesz sobie rękę uciąć za niego? Może wcale mu nie działa? Może
    > zrobił jakąś poprawkę w hardwarze, której zapomniał umieścić na
    > schemacie? Poza tym - soft na tego ATtiny piszesz sam, czy też masz od
    > autora?? Bo może problem tkwi w złej inicjalizacji itp??

    Uklad jest na pewno taki. Program pisze sam. Bledow nie wykluczam chociaz
    konsultowalem to z autorem projektu i wyglada dobrze.




  • 16. Data: 2009-11-03 15:38:00
    Temat: Re: realizacja bramki not (cmos)
    Od: Piotr Gałka <p...@C...pl>


    Użytkownik "bagno" <w...@o...pl> napisał w wiadomości
    news:hcpgqd$4ua$1@inews.gazeta.pl...
    > Zrobie sliczny rysunek i wysle. Posprawdzam jeszcze raz co sie z tym
    > dzieje.
    >
    Ja zrozumiałem, że wyjście negatora dajesz na nogę procesora, która czasem
    jest wyjściem, czasem wejściem. Może i działa (jeśli procesor silniejszy od
    negatora) ale nie będę krytykował, że to złe rozwiązanie, bo nie jestem
    pewien, czy dobrze zrozumiałem gdzie jest ten negator.

    > Uklad jest na pewno taki. Program pisze sam. Bledow nie wykluczam chociaz
    > konsultowalem to z autorem projektu i wyglada dobrze.

    Ogólnie wygląda jakbyś miał podwieszenie, gdy ma go nie być. Podwieszenie
    np. 30k przy sterowaniu 10k może już wszystko zepsuć.
    P.G.


  • 17. Data: 2009-11-03 15:41:04
    Temat: Re: realizacja bramki not (cmos)
    Od: Konop <k...@g...pl>

    > Wlasciwie to dwa sygnaly zegarowe. Jednym procesor taktuje wysylajac
    > komendy a potem nadajnik rozpoczyna taktowania i trzeba mu
    > zupelnie inna linia wrzucac dane. Tez mam troche watpliwosci
    > czy to moze byc polaczone...

    Są dwa zasadnicze pytania
    - co się dzieje, gdy układ dostaje "własny" wygnał zegarowy (z nIRQ na
    SCK)??
    - co się dzieje, gdy linię PB2 przełączasz w stan Hi-Z? Chyba, że tego
    nie robisz ;)

    Wiesz co? Widzę, że masz tam jeden pin podłączony do diody LED... weź ją
    wywal i tego pinu użyj do komunikacji - rozdziel SCK i nIRQ. Jak Ci się
    uda to tak uruchomić, to będziesz kombinować z połączeniem z powrotem.

    > No ale juz mam spiete wejscie komendy i wejscie danych. Jak do tego
    > jeszcze dopiac taktowanie danych ? Nie moge jedna linia czekac na
    > sygnal taktujacy i wysylac danej. Chyba, ze moge a o tym nie wiem.

    OK, racja!! Jeśli w czasie, gdy układ taktuje nIRQ Ty musisz coś wysyłać
    przez PB0, to nie można tego połączyć!

    > Uklad jest na pewno taki. Program pisze sam. Bledow nie wykluczam chociaz
    > konsultowalem to z autorem projektu i wyglada dobrze.

    Może poproś autora o samego HEXa (jeśli nie chce on przesłać źródeł).
    Zobaczysz, czy coś nadaje. Jak tak, to znaczy że się da, jak nie - to
    widać problem z hardwarem, konfiguracją albo coś ;)...

    Pozdrawiam
    Konop


  • 18. Data: 2009-11-03 16:30:43
    Temat: Re: realizacja bramki not (cmos)
    Od: "bagno" <b...@o...pl>

    Konop wrote:
    >> Wlasciwie to dwa sygnaly zegarowe. Jednym procesor taktuje wysylajac
    >> komendy a potem nadajnik rozpoczyna taktowania i trzeba mu
    >> zupelnie inna linia wrzucac dane. Tez mam troche watpliwosci
    >> czy to moze byc polaczone...
    >
    > Są dwa zasadnicze pytania
    > - co się dzieje, gdy układ dostaje "własny" wygnał zegarowy (z nIRQ na
    > SCK)??

    Do tej pory zakladalem, ze nic ale juz nie jestem taki pewny.

    > - co się dzieje, gdy linię PB2 przełączasz w stan Hi-Z? Chyba, że tego
    > nie robisz ;)

    Jak co sie dzieje ? Na nIRQ mam przebieg prostokatny a procesor nie reaguje.

    Znaczy linia SCK mi cos miesza.

    > Wiesz co? Widzę, że masz tam jeden pin podłączony do diody LED... weź
    > ją wywal i tego pinu użyj do komunikacji - rozdziel SCK i nIRQ. Jak
    > Ci się uda to tak uruchomić, to będziesz kombinować z połączeniem z
    > powrotem.

    Ale to tak wczesniej bylo i dziala bez problemu

    Tak:

    http://brak-tu-sensu.pl/upload/rfm02.jpg

    tez dziala. Negator to zwykla bramka NAND 7400.

    >> No ale juz mam spiete wejscie komendy i wejscie danych. Jak do tego
    >> jeszcze dopiac taktowanie danych ? Nie moge jedna linia czekac na
    >> sygnal taktujacy i wysylac danej. Chyba, ze moge a o tym nie wiem.
    >
    > OK, racja!! Jeśli w czasie, gdy układ taktuje nIRQ Ty musisz coś
    > wysyłać przez PB0, to nie można tego połączyć!

    No sie domyslam. Chociaz moze by sie dalo gdyby czekac na jedno ze
    zboczy a potem ustawic na wyjscie i odmierzyc czas po ktorym uklad
    powinien zlapac dana i znowu na wejscie.

    >> Uklad jest na pewno taki. Program pisze sam. Bledow nie wykluczam
    >> chociaz konsultowalem to z autorem projektu i wyglada dobrze.
    >
    > Może poproś autora o samego HEXa (jeśli nie chce on przesłać źródeł).
    > Zobaczysz, czy coś nadaje. Jak tak, to znaczy że się da, jak nie - to
    > widać problem z hardwarem, konfiguracją albo coś ;)...

    Zrodel nie mam ale skompilowane tak. Tylko jego wersja wykorzystuje reset a
    ja nie mam takiej
    mozliwosci.



  • 19. Data: 2009-11-03 16:32:01
    Temat: Re: realizacja bramki not (cmos)
    Od: "bagno" <b...@o...pl>

    Piotr Gałka wrote:
    > Użytkownik "bagno" <w...@o...pl> napisał w wiadomości
    > news:hcpgqd$4ua$1@inews.gazeta.pl...
    >> Zrobie sliczny rysunek i wysle. Posprawdzam jeszcze raz co sie z tym
    >> dzieje.
    >>
    > Ja zrozumiałem, że wyjście negatora dajesz na nogę procesora, która
    > czasem jest wyjściem, czasem wejściem.

    Teoretycznie to zawsze wejscie a w praktyce to sam nie wiem.

    > Może i działa (jeśli procesor
    > silniejszy od negatora) ale nie będę krytykował, że to złe
    > rozwiązanie, bo nie jestem pewien, czy dobrze zrozumiałem gdzie jest
    > ten negator.

    Chyba dobrze

    http://brak-tu-sensu.pl/upload/rfm02.jpg

    >> Uklad jest na pewno taki. Program pisze sam. Bledow nie wykluczam
    >> chociaz konsultowalem to z autorem projektu i wyglada dobrze.
    >
    > Ogólnie wygląda jakbyś miał podwieszenie, gdy ma go nie być.
    > Podwieszenie np. 30k przy sterowaniu 10k może już wszystko zepsuć.

    Nie mam. Zreszta testowalem mnostwo wersji.



  • 20. Data: 2009-11-03 16:57:30
    Temat: Re: realizacja bramki not (cmos)
    Od: "entroper" <e...@C...spamerom.p0czta.on3t.pll>

    Użytkownik "bagno" <w...@o...pl> napisał w wiadomości
    news:hcp13f$22r$1@inews.gazeta.pl...

    > http://obrazki.elektroda.net/13_1254661894.png
    >
    > Chodzi o to co jest podpiete do linii PB2
    >
    > NIRQ to wyjscie, SCK to wejscie.
    >
    > PB2 na wyjscie, wysylam cos na uklad za pomoca SCK, potem szybko PB2
    > na wejscie i odbieram odpowiedz.
    (...)
    > Najgorsze jest to, ze autor ukladu twierdzi, ze mu to dziala a u mnie
    nie
    > chce.

    zakładając, że autorowi rzeczywiście to działa, a więc NIRQ może sobie
    bezkarnie zawracać do SCK (a co steruje wyrzucaniem danych przez NIRQ??)
    może tworzy Ci się w stanie niskim dzielnik napięcia z R1 i jakimś
    podciągiem w procku (nie bawię się atmelami, nie wiem) i stąd widzisz cały
    czas 1? W takim przypadku zmniejsz R1 do minimalnej dopuszczalnej wartości
    wynikającej z obciążenia wyjścia NIRQ (jak dla mnie 10k to trochę dużo).
    Pośrednio wyjaśnia to działanie "negatora" - tranzystor jest w stanie
    wymusić 0.
    BTW, ustaw w programie PB2 na stan, który nazywasz wejściem i sprawdź,
    jaki rezystor trzeba podłączyć do masy, żeby wymusić U<0.7V. Może w ogóle
    nie przestawiasz kierunku?

    e.


strony : 1 . [ 2 ] . 3


Szukaj w grupach

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: