W dniu 2018-06-22 o 12:23, Pszemol pisze:
> Janusz <j...@o...pl> wrote:
>> W dniu 2018-06-22 o 04:52, Pszemol pisze:
>>> "J.F." <j...@p...onet.pl> wrote in message
>>> news:5b2b5c6e$0$594$65785112@news.neostrada.pl...
>>>> Użytkownik "Pszemol"  napisał w wiadomości grup
>>>> dyskusyjnych:pge5uv$85h$...@d...me...
>>>> "J.F." <j...@p...onet.pl> wrote in message
>>>>>>> Procek jest błędnie ustawiony aby myślał, że ma tylko jedną
>>>>>>> kostkę flash, i odczyt 32-bitowego słowa robi na dwa takty:
>>>>>>> najpierw wystawia "dolny" adres, OE, CE i odczytuje dolną
>>>>>>> połówkę danych, potem, niezmieniając stanu OE i CE inkrementuje
>>>>>>> adres i odczytuje górną połówkę danych na liniach D0..D15.
>>>>>
>>>>>> Jestes pewien, ze bez zmiany CE, OE ? Nie ma dwoch impulsow
>>>>
>>>>> Nie ma potrzeby dwu impulsów przy czytaniu pamięci flash.
>>>>
>>>> Niby nie ma, ale procek z natury moze chciec wystawic dwa impulsy RD.
>>>> tu RD nie ma, to moze inne ..
>>>
>>> Zerknij tu: https://www.nxp.com/docs/en/data-sheet/LPC408X_7X.pd
f
>>> Fig 21. External static memory burst read cycle
>>>
>>>
>> I chodzą Ci te pamięci w tym burst cyklu? bo normalnie adres do ramu
>> jest wpisywany
>> np ce, a tutaj nie ma wpisu, pamięć na bieżąco (po czasie dostępu) musi
>> udostepniać to co się pojawia na adresie, więc nie mogą to być zwykłe ramy.
>>
>
> Co to znaczy "adres do ramu jest wpisywany"?
>
> To są pamięci flash... Tylko odczyt. Zapis specjalnym algorytmem po
> kasowaniu całego sektora.
>
Aaa oki pomyliłem z sram-ami.

--
Pozdr
Janusz

do góry