Projektuje amatorsko układ z procesorem i przetwornikiem C/A PCM1796.
Wymyśliłem sobie że pomiędzy przetwornikiem i procesorem będzie układ
CPLD który wysteruje interfejs I2S.

Kiedyś udało mi się zaprojektować układ z Atmega88 i wiem że ma
wyjście zegarowe i ponoć dało by się go
podkręcić do 24.576 MHz. Kusi mnie też użycie at91sam7s32 z kwarcem
12.288 i też połączenie wejścia zegara przetwornika z wyjściem zegara
(PCK0).

Co było by lepszym wyborem? Czy w takich rozwiązaniach zegar będzie
miał jakiś duży słyszalny jitter?
Czy PLL ma pozytywny wpływ na jitter w tym przypadku?

do góry

j...@n...com pisze:

> Projektuje amatorsko układ z procesorem i przetwornikiem C/A PCM1796.
> Wymyśliłem sobie że pomiędzy przetwornikiem i procesorem będzie układ
> CPLD który wysteruje interfejs I2S.

Jeżeli już myślisz o ARMach to może po prostu wybierz taki, w którym
interfejs synchroniczny może działać w trybie I2S i problem CPLD
zniknie? Port SSC w AT91SAM7S32 da radę:
http://www.atmel.com/dyn/products/product_card.asp?p
art_id=3522
Jest nawet nota aplikacyjna o podpinaniu go do przetwornika z I2S:
http://www.atmel.com/dyn/resources/prod_documents/do
c6020.pdf

--
Adam Dybkowski
http://dybkowski.net/

Uwaga: przed wysłaniem do mnie maila usuń cyfry z adresu.

do góry