>...
> No to masz szczęście, choć mnie to nie ominęło.
> Pomysł z wielokrotnym zapisem programu jest niegłupi. Ewentualnie, jak już
> chcesz robić voting, to dać flashe różnych producentów. Tylko kwestia wagi
> całości. Pewnie wystarczy jeden.


Pewnie tak. Kwestia prawdopodobieństwa zmiany FLASHa. Można by
w jednym FLASHu wgrać ten sam soft np. 4 razy i w przypadku
błędu przeprogramować zły sektor pobierając dane z 3 pozostałych
dobrych banków programu (chociaż jeden z 3 pozostałych
to już chyba na pewno będzie OK).

W sumie to nawet nie trzeba robić interpretera języka
wyższego poziomu. Wystarczyłby rdzeń jakiegoś procka z dodanym
bajtem kontrolnym dla każdej instrukcji procesora.
Sprawę również polepszy i uprości stała długość
kodów rozkazu.

To samo można by zrobić z RAM dla zmiennych.

Dajemy 3 RAMy. Wspólna szyna adresowa, szyna danych
(załóżmy 8 bitów D0..D7) każdej pamięci osobno, ale
schodzi się razem za dwukierunkowymi buforami
(coś w stylu 74245). Czyli FPGA ma szynę danych tylko 8 bit.
Zapis odbywa się tak, że bufory otwieramy w kierunku
do RAM, WR i CE sterujemy razem. Wszystkie 3 RAMy
zostają zapisane tak samo.
Odczyt otwiera tylko jeden bufor, po czym RD i CE
znów sterujemy razem. Zwarcia na lini danych
nie będzie, bo pozostałe dwa bufory nie puszczają.

I teraz mały numer. Do linii danych pamięci RAM
podłączamy komparatory 8 bit. Jeden porównuje
8bit D0..D7 pamięci nr 1 z pamięcią nr 2.
Drugi porównuje 8bit D0..D7 pamięci nr 2 z 3,
a trzeci 1 z 3. Każdy z 3 komparatorów daje
sygnał do FPGA że jest nierówność. FPGA wtedy
wie, która kość ma złą (zmienioną) wartość -
tylko jedno wejście będzie sygnalizować równość.
Wtedy procek ponawia odczyt ale z buforem
otwartym tylko na jednej z dwóch dobrych RAM, po czym
od razu robi zapis "naprawiający" do wszystkich
trzech RAM.

Szybkie, łatwe, sprzętowe, nie wymaga dodatkowych
obliczeń (jakaś CRC), i do tego "naprawialne".

SM