-
1. Data: 2018-03-25 22:24:45
Temat: ispLEVER - VHDL pin assignment
Od: silverdr <s...@s...com>
Witajcie, zna się ktoś może na VHDLu, w kontekście atrybutów? Mam taki problem:
Lattice podaje sposób na przypisanie nóżek do sygnałów
http://www.latticesemi.com/en/Support/AnswerDatabase
/1/8/4/1844
z przykładem:
attribute LOC : string;
attribute LOC of out0: signal is "PA3";
Problem polega na tym, że to owszem działa, ale dla sygnałów zdefiniowanych jako np.
'std_logic'. Kiedy natomiast próbuję użyć tej konstrukcji do przypisania nóżki do
sygnału zdefiniowanego jako 'std_logic_vector':
attribute LOC of A(1): signal is "P3";
to ispLEVER się buntuje i mówi
"design.vhd":19:20:19:20|Expecting : before class of object(s)"
Teoretycznie można to obejść rezygnując z wektorów i definiując każdą linię szyny
adresowej oddzielnie ale to wydaje się być strasznie kulawe. Wie ktoś może jak
przypisać nóżki do takich sygnałów?
-
2. Data: 2018-03-26 17:24:30
Temat: Re: ispLEVER - VHDL pin assignment
Od: silverdr <s...@s...com>
Dostałem podpowiedź od kolegi, który z powodów technicznych nie mógł odpisać tutaj.
Zamiast podawać indeks A(1) A(2) itd. trzeba podać cały ,,wektor" a nóżki dla
poszczególnych linii oddzielać spacjami. Np.:
attribute LOC of A: signal is "P4 P3 P2";
Nie wiem jak to będzie działało kiedy chciałbym przypisać tylko niektórym i
niekoniecznie zaczynając z samej góry ale pewnie będę się tym martwił kiedy taka
sytuacja się pojawi :-) Na obecną chwilę to mi wystarcza.
-
3. Data: 2018-03-27 11:54:16
Temat: Re: ispLEVER - VHDL pin assignment
Od: g...@s...invalid (Adam Wysocki)
silverdr <s...@s...com> wrote:
> Dostałem podpowiedź od kolegi, który z powodów technicznych nie mógł
> odpisać tutaj.
Jak kolega może tylko czytać, a nie może pisać, bo nie ma serwera, który
by mu pozwalał, to mogę pomóc: http://news.chmurka.net/
--
[ Email: a@b a=grp b=chmurka.net ]
[ Web: http://www.chmurka.net/ ]
-
4. Data: 2018-04-03 13:35:13
Temat: Re: ispLEVER - VHDL pin assignment
Od: Adam Górski <gorskiamalpawpkropkapeel_@xx>
>> Dostałem podpowiedź od kolegi, który z powodów technicznych nie mógł
>> odpisać tutaj.
>
> Jak kolega może tylko czytać, a nie może pisać, bo nie ma serwera, który
> by mu pozwalał, to mogę pomóc: http://news.chmurka.net/
>
Dzięki za ofertę ale i tak muszę postawić swojego vpn-a żeby pozbyć się
wszelkich netowych problemów wynikających ze zmiennej lokalizacji.
Pozdrawiam
Adam Górski
-
5. Data: 2018-04-05 23:34:43
Temat: Re: ispLEVER - VHDL pin assignment
Od: s...@g...com
W dniu niedziela, 25 marca 2018 22:24:47 UTC+2 użytkownik silverdr napisał:
> Witajcie, zna się ktoś może na VHDLu, w kontekście atrybutów? Mam taki problem:
Lattice podaje sposób na przypisanie nóżek do sygnałów
>
> http://www.latticesemi.com/en/Support/AnswerDatabase
/1/8/4/1844
>
> z przykładem:
>
> attribute LOC : string;
> attribute LOC of out0: signal is "PA3";
>
> Problem polega na tym, że to owszem działa, ale dla sygnałów zdefiniowanych jako
np. 'std_logic'. Kiedy natomiast próbuję użyć tej konstrukcji do przypisania nóżki do
sygnału zdefiniowanego jako 'std_logic_vector':
>
> attribute LOC of A(1): signal is "P3";
>
> to ispLEVER się buntuje i mówi
>
> "design.vhd":19:20:19:20|Expecting : before class of object(s)"
>
> Teoretycznie można to obejść rezygnując z wektorów i definiując każdą linię szyny
adresowej oddzielnie ale to wydaje się być strasznie kulawe. Wie ktoś może jak
przypisać nóżki do takich sygnałów?
Nigdy nie tykałem Lattice'a, ale podejrzewam, że problem jest semantyczny. Być może
zamiast A(x) należy użyć A[X]. Jest to co prawda zgadywanie z mojej strony. Problem
jest duperelny, więc napisz pytanie do Lattice'a. Chętnie przeczytam co odpiszą.