W dniu 2016-01-29 o 09:06, J.F. pisze:
> Użytkownik "ww" napisał w wiadomości grup
> dyskusyjnych:n8f3qd$i84$...@d...me...
>> Dwa liczniki 10 bitów z czego jeden napędzany sygnałem typu step/dir a
>> drugi sygnałem kwadraturowym. Potem kolejny blok liczy różnicę między
>> licznikami i wyrzuca na wyjście. Liczniki w stanie początkowym są
>> ustawione dokładnie w środku i taki stan jest też na wyjściu.
>> Dodatkowo układ musi mieć wejście reset ustawiające liczniki znowu na
>> środku. Częstotliwości sygnałów powiedzmy do 400-500kHz (wydaje mi
>> się, że to
>> stosunkowo niewiele jak na współczesną elektronikę).
>
> Ale niekoniecznie niewiele jak na wspolczesne enkodery ... choc jak
> czytam ze tanie serwo ma w standardzie enkoder 32k, to znow przeoczylem
> jakas r/ewolucje :-)

Mogłem przesadzić. Chciałem po prostu zaznaczyć, że nie potrzebuje
dziesiątek, setek czy tysięcy Mhz.

> Przy okazji wniosek - 10 bit to za malo :-)

To co robię to podobno jakiś klon sterownika gecko g320. Tam są liczniki
8 bit i max błąd to 128 (w praktyce przy 120 już jest error). W sumie
serwo któremu zdarza się przekraczać taką odchyłkę to złe serwo. Ale oni
też w którejś wersji zwiększyli to do 9 czy 10 bit. Dalej już nie ma
sensu iść.

>> Ma ktoś jakiś pomysł jak to zrealizować ? Chodzi o jakieś bardzo
>> proste programowalne układy logiczne. Dla utrudnienia całość chodzi na
>> 5V.
>> To ma być wyłącznie sztuka dla sztuki więc w grę nie wchodzą żadne
>> kontrolery ani inne popularne rozwiązania. Chciałbym po prostu
>> pobawić się czymś nowoczesnym (ale nie ZBYT nowoczesnym bo nie mam
>> ani tyle wiedzy ani możliwości technicznych).
>
> IMO - sa do tego gotowe kosci.
> Ale jak sie chcesz pobawic, to w jakims FPGA zajmie to drobny %, a i w
> CPLD sie zmiesci.
> Jak wieksze FPGA, to zmiesci sie i regulator i procesor sterujacy,

Ale ja potrzebuje to co napisałem i nic więcej. Regulator jest
zrealizowany na wzmacniaczach operacyjnych.

> Rada - daj duzy zegar i realizuj to jako automat synchroniczny.

Czyli ?