-
11. Data: 2015-03-30 13:17:55
Temat: Re: VHDL vs. Verilog - luźny temat
Od: Mario <m...@...pl>
W dniu 2015-03-30 o 12:40, J.F. pisze:
> Użytkownik "Mario" napisał w wiadomości grup
> dyskusyjnych:mf9qfm$mi4$...@m...internetia.pl...
> W dniu 2015-03-29 o 20:39, Jakub Rakus pisze:
>>> A ja mam serdecznie dość VHDL. Dłubę się już z jednym projektem od
>>> dłuższego czasu i rzygać mi się chce przy każdym podejściu. Żeby tylko
>>> to skończyć i nigdy więcej nie wracać. Wiem, że języki opisu sprzętu w
>>> niektórych zastosowaniach są bezkonkurencyjne, ale chyba jednak wolę
>>> pozostać na ziemi i przy C/ASM.
>
>> Mam podobne wrażenia :)
>
> Panowie, ale porownujecie jablka z koszulami.
No więc to jest o tym, że wolę prasować koszule niż zrywać jabłka :)
> To nie ma nic wspolnego, poza tym ze nazywa sie "jezyk".
>
> Bez VHDL/Veriloga nie bedzie procesow, na ktorych mozna by ten ASM/C
> uprawiac :-)
No bez przesady. W wielu projektach mam procesorki i przetworniki A/D i
wystarczy. A w innych muszę użyć FPGA i robię to z lekkim obrzydzeniem :)
--
pozdrawiam
MD
-
12. Data: 2015-03-30 13:38:13
Temat: Re: VHDL vs. Verilog - luźny temat
Od: platformowe głupki <N...@g...pl>
to bardzo ciekawe zjawisko socjotechniczne...
jedni "rodzą się z wbudowaną znajomością" VHDL
inni "rodzą się z wbudowaną znajomością" Veriloga
a trzecia połowa "rodzi się nie rozumiejąc żadnego"...
to bardzo ciekawe, te skupiska idiotyzmów (piszę o książce o VHDL) są
dla niektórych z po jasne i oczywiste... dziwna sprawa...
-
13. Data: 2015-03-30 13:53:00
Temat: Re: VHDL vs. Verilog - luźny temat
Od: "J.F." <j...@p...onet.pl>
Użytkownik "Mario" napisał w wiadomości grup
W dniu 2015-03-30 o 12:40, J.F. pisze:
>> To nie ma nic wspolnego, poza tym ze nazywa sie "jezyk".
>> Bez VHDL/Veriloga nie bedzie procesow, na ktorych mozna by ten
>> ASM/C
>> uprawiac :-)
>No bez przesady. W wielu projektach mam procesorki i przetworniki A/D
>i wystarczy. A w innych muszę użyć FPGA i robię to z lekkim
>obrzydzeniem :)
Ale ja o tym, ze nawet te procesorki projektowane dzis z uzyciem VHDL.
Zabraknie specjalistow, to zabraknie procesorow :-)
J.
-
14. Data: 2015-03-30 14:28:08
Temat: Re: VHDL vs. Verilog - luźny temat
Od: Mario <m...@...pl>
W dniu 2015-03-30 o 13:53, J.F. pisze:
> Użytkownik "Mario" napisał w wiadomości grup
> W dniu 2015-03-30 o 12:40, J.F. pisze:
>>> To nie ma nic wspolnego, poza tym ze nazywa sie "jezyk".
>>> Bez VHDL/Veriloga nie bedzie procesow, na ktorych mozna by ten ASM/C
>>> uprawiac :-)
>
>> No bez przesady. W wielu projektach mam procesorki i przetworniki A/D
>> i wystarczy. A w innych muszę użyć FPGA i robię to z lekkim
>> obrzydzeniem :)
>
> Ale ja o tym, ze nawet te procesorki projektowane dzis z uzyciem VHDL.
> Zabraknie specjalistow, to zabraknie procesorow :-)
Dobra, niech młodzi próbują w tym znaleźć przyjemność :)
--
pozdrawiam
MD
-
15. Data: 2015-03-30 14:29:19
Temat: Re: VHDL vs. Verilog - luźny temat
Od: Mario <m...@...pl>
W dniu 2015-03-30 o 13:38, platformowe głupki pisze:
> to bardzo ciekawe zjawisko socjotechniczne...
>
> jedni "rodzą się z wbudowaną znajomością" VHDL
> inni "rodzą się z wbudowaną znajomością" Veriloga
> a trzecia połowa "rodzi się nie rozumiejąc żadnego"...
>
A co niektórzy całe życie spędza nie rozumiejąc niczego.
--
pozdrawiam
MD