-
Data: 2015-03-30 13:53:00
Temat: Re: VHDL vs. Verilog - luźny temat
Od: "J.F." <j...@p...onet.pl> szukaj wiadomości tego autora
[ pokaż wszystkie nagłówki ]Użytkownik "Mario" napisał w wiadomości grup
W dniu 2015-03-30 o 12:40, J.F. pisze:
>> To nie ma nic wspolnego, poza tym ze nazywa sie "jezyk".
>> Bez VHDL/Veriloga nie bedzie procesow, na ktorych mozna by ten
>> ASM/C
>> uprawiac :-)
>No bez przesady. W wielu projektach mam procesorki i przetworniki A/D
>i wystarczy. A w innych muszę użyć FPGA i robię to z lekkim
>obrzydzeniem :)
Ale ja o tym, ze nawet te procesorki projektowane dzis z uzyciem VHDL.
Zabraknie specjalistow, to zabraknie procesorow :-)
J.
Następne wpisy z tego wątku
Najnowsze wątki z tej grupy
- karta parkingowa
- Wl/Wyl (On/Off) bialy/niebieski
- I3C
- Pytanie o transformator do dzwonka
- międzymordzie USB 3.2 jako 2.0
- elektronicy powinni pomysleć o karierze elektryka
- jak szybko plynie prad
- Płytki Milkv-Duo
- Światłowód między budynkami
- POtrzebny bufor 3.3<>5V, jedonkieruowy, trójstanowy, wąski
- retro
- Bezprzewodowe polączenie Windows z projektorem
- rozklejanie obudowy
- Prośba o identyfikację komponentu
- Smart gniazdko straciło na zasięgu wifi?
Najnowsze wątki
- 2024-11-14 Gliwice => Network Systems Administrator (IT Expert) <=
- 2024-11-14 Gliwice => Administrator Systemów Sieciowych (Ekspert IT) <=
- 2024-11-13 Filtr do pompy ruskiej
- 2024-11-12 Gdzie kosz?
- 2024-11-13 elektrycznie
- 2024-11-12 Jebane kurwa, kurwy.
- 2024-11-13 karta parkingowa
- 2024-11-13 Wl/Wyl (On/Off) bialy/niebieski
- 2024-11-12 I3C
- 2024-11-13 Kraków => DevOps Engineer (Junior or Regular level) <=
- 2024-11-13 Łódź => Senior SAP HANA Developer <=
- 2024-11-13 Zabrze => Senior PHP Symfony Developer <=
- 2024-11-13 Karlino => Konsultant wewnętrzny SAP (FI/CO) <=
- 2024-11-13 Kraków => QA Inżynier <=
- 2024-11-13 Żerniki => Dyspozytor Międzynarodowy <=