W dniu 2011-05-31 17:06, shg pisze:
> On May 30, 11:29 pm, Michoo<m...@v...pl> wrote:
>> Ztcw będzie się szybciej wykonywał (i z mniejszym poborem prądu) - FLASH
>> powyżej 24MHz musi mieć 1 a powyżej 48 - 2 wait-state. RAM - nie.
>
> Chyba że jest tam taki myk jak w LPC. Magistrala danych flasha jest
> 128-bitowa i może sobie mieć nawet kilka WS

W każdym Corteksie M3 tak jest. Prefetch jest częścią rdzenia, tylko
pobiera 64 bity, nie 128.