Re: SDRAM do ARM Cortex M4 - Grupy dyskusyjne w eGospodarka.pl

eGospodarka.pl › Grupy › pl.misc.elektronika › SDRAM do ARM Cortex M4 › Re: SDRAM do ARM Cortex M4

Path: news-archive.icm.edu.pl!agh.edu.pl!news.agh.edu.pl!newsfeed2.atman.pl!newsfeed.
atman.pl!goblin1!goblin.stu.neva.ru!eternal-september.org!feeder.eternal-septem
ber.org!mx02.eternal-september.org!.POSTED!not-for-mail
From: Pszemol <P...@P...com>
Newsgroups: pl.misc.elektronika
Subject: Re: SDRAM do ARM Cortex M4
Date: Mon, 28 Mar 2016 14:45:08 -0500
Organization: A noiseless patient Spider
Lines: 50
Message-ID: <ndc1e2$vlh$1@dont-email.me>
References: <ndbfuj$qae$1@dont-email.me>
Mime-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
Injection-Info: mx02.eternal-september.org;
posting-host="e8c384744342c0682aaedfc9899f1ef8";
logging-data="32433";
mail-complaints-to="a...@e...org";
posting-account="U2FsdGVkX1+vmB6Hfqr5usHcbuQZ4oSF"
User-Agent: NewsTap/5.1.7 (iPhone/iPod Touch)
Cancel-Lock: sha1:hhUeeQFwDEnD9WYH7sMgaJ2KgDY= sha1:Ewmuh1gdFCaG+faibKbZ4Lkn6Zc=
Xref: news-archive.icm.edu.pl pl.misc.elektronika:697062
[ ukryj nagłówki ]
Pszemol <P...@P...com> wrote:
> Witam, potrzebuję pomocy kogoś, kto ma doświadczenie przy podłączaniu
> swojego processora do 32-bitowej kostki pamięci SDRAM.
>
> Używam procka ARM/CortexM4 firmy NXP, oznaczenie procka LPC4088
> i pojedynczej kostki pamięci SDRAM firmy ISSI model IS42S32800D-7.
>
> Datasheet pamięci: http://www.issi.com/WW/pdf/42-45S32800D.pdf
>
> Tam wyczytałem że pamięć moja jest 256 megabit, zorganizowana w 4 banki po
> 64 megabitowe tablice po 4096 wiersze i 512 kolumn słów 32-bitowych.
> Kostka ma 2 piny do wyboru banku (BA0 i BA1),
> 32 piny danych (D0-D32) i 4 bity maski bajtów danych (DQM0-DQM3).
> Kostka ma tylko 12 pinów wyboru adresu wiersza z których 9 służy do wyboru
> kolumny.
>
> Datasheet procesora: http://cache.nxp.com/documents/user_manual/UM10562.p
df
>
> Na stronie 190 jest tam tabelka 135, którą próbuję zaimplementować w swoim
> kodzie...
> Z tego co rozumiem, są tam 4 części tabelki, dwie pierwsze dla konfiguracji
> z 16-bitową szyną danych i dwie dla mojej konfiguracji z 32-bitową szyną
> danych.
>
> Ponieważ mam jedną kostkę 32-bitową (a nie np. 2 kostki 16-bit ani nie 4
> kostki 8 -bit) to skupiam się na wierszu tabelki opisanym ,,256Mbits (8M x
> 32)" ale wtedy otrzymuję konfigurację 4 banki po 13 bitów dla wyboru
> wiersza i 8 bitów dla wyboru kolumny.
>
> Ale w opisie kostki pamięci mam 12 pinów dla wyboru wiersza i 9 dla wyboru
> kolumny więc nie obsłużę 13 bitów adresu wiersza bo brak mi A12.
>
> Czego ja tu nie rozumiem?

Patrzę sobie właśnie na notę aplikacyjną dla innego proca (LPC32xx)
http://www.nxp.com/documents/application_note/AN1093
5.pdf
i widzę tam na stronie 23, rozdział 2.11, że zalecają niestandardowe
ustawienia dla liczby bitów wierszy i kolumn, niedozwolone w standardowym
User Manual procesora...

Dla kostek 32-bitowych o gęstości 256Mbit (8M x 32) proponują ustawienie
takie jak dla kostek 16-bitowych 128Mbit!

Ustawiłem 1 0 010 01 jak dla 128Mbit (8M x 16), 4 bank, 12 row, 9 colums i
działa...

No co za skórkowańcy...
Jak z tym żyć panie premierze??
Jak żyć? :-)