Re: Nauka programowania FPGA - Grupy dyskusyjne w eGospodarka.pl

eGospodarka.pl › Grupy › pl.misc.elektronika › Nauka programowania FPGA › Re: Nauka programowania FPGA

X-Received: by 10.31.157.18 with SMTP id g18mr310211vke.2.1518583078274; Tue, 13 Feb
2018 20:37:58 -0800 (PST)
X-Received: by 10.31.157.18 with SMTP id g18mr310211vke.2.1518583078274; Tue, 13 Feb
2018 20:37:58 -0800 (PST)
Path: news-archive.icm.edu.pl!news.icm.edu.pl!news.nask.pl!news.nask.org.pl!news.unit
0.net!weretis.net!feeder6.news.weretis.net!feeder.usenetexpress.com!feeder-in1.
iad1.usenetexpress.com!border1.nntp.dca1.giganews.com!border2.nntp.dca1.giganew
s.com!nntp.giganews.com!q21no3563362qtn.1!news-out.google.com!o9ni696qte.1!nntp
.google.com!q21no3563357qtn.1!postnews.google.com!glegroupsg2000goo.googlegroup
s.com!not-for-mail
Newsgroups: pl.misc.elektronika
Date: Tue, 13 Feb 2018 20:37:57 -0800 (PST)
In-Reply-To: <p5mrpu$qbh$1@node2.news.atman.pl>
Complaints-To: g...@g...com
Injection-Info: glegroupsg2000goo.googlegroups.com; posting-host=185.234.91.196;
posting-account=67yd9woAAAAHUu8VHyA7Js47M98NE3m3
NNTP-Posting-Host: 185.234.91.196
References: <5a795eef$0$667$65785112@news.neostrada.pl>
<p5cgh5$67f$2$gof@news.chmurka.net> <p5f0nm$bdq$1@node2.news.atman.pl>
<p5ibo8$e9a$1@node2.news.atman.pl>
<d...@g...com>
<p5kvjc$vgn$1@node2.news.atman.pl>
<4...@g...com>
<p5mrpu$qbh$1@node2.news.atman.pl>
User-Agent: G2/1.0
MIME-Version: 1.0
Message-ID: <5...@g...com>
Subject: Re: Nauka programowania FPGA
From: s...@g...com
Injection-Date: Wed, 14 Feb 2018 04:37:58 +0000
Content-Type: text/plain; charset="UTF-8"
Content-Transfer-Encoding: quoted-printable
Lines: 38
Xref: news-archive.icm.edu.pl pl.misc.elektronika:729287
[ ukryj nagłówki ]
W dniu sobota, 10 lutego 2018 14:24:16 UTC+1 użytkownik Sebastian Biały napisał:

>
> Czyli skala migania diodą. A więc nic nie rozumiesz z tego gdzie obenie
> jest rynek EDA.
>
> > Co to robi?
>
> Nikt tego nie wie.
>

?? Jak napiszesz w HDL'u strukturalnie, to kazdy bedzie wiedział!! Jaka jest rórnica
pomiedzy HDL'em strukturalnym, a schematem? Ano żadna, zamiast rysunku piszesz
"podłącz wyjście U1-a do wejścia U2-a"..

> Po pierwsze nie masz specyfikacji i śledzenia wymogów.
>
> Po drugie nie masz unit testów bądzie jakichkolwiek innych testów
> pozwalających okresli co to NAPRAWDĘ robi.

Boszsz.. Ty naprawdę robisz w jakiejś korporacji?!

Tak wam łby wyprano?! Ty nawet bredzisz takie głupoty jak, cyt.:

"Nie jest łatwo. Ale układy FPGA poganiane sa napięciami niskimi, np. 1.8V. Ciezko
to z czymkolwiek połaczyć"

BZDURY^N !! Nie słuchać niedouka !!

Toż to 'elementarny elementarz' FPGA, o którym tzw. wymogi, testy, i diabły wiedzą
co, nie mają pojęcia. Nawet nie wiedzą co robią.

A Ty.., nawet nie wiesz jaką bateryjkę podpiąć, cobyś wiedział jak to działa.. Jestem
tego PEWIEN !!