-
11. Data: 2020-09-14 19:31:29
Temat: Re: Możliwości CPLD
Od: Irokez <n...@w...pl>
W dniu 2020-09-14 o 11:02, Piotr Wyderski pisze:
> J.F. wrote:
>
>> Trzeba wygenowac PWM do sterowania mostkiem, z szykanami typu np
>> kontrola pradu.
>> Na procesorku odpowiednio mocnym - wiadomo, ze da rade.
>> Na procku DSP - moze i overkill, ale moze lepiej niz rzezbic sinusy na
>> 8 bit.
>
> PSoc5LP spokojnie da radę i będzie się dało to zrobić bez rzucenia się
> na głęboką wodę w stylu przerzucenia się od razu na FPGA. Akurat
> liczenie sinusa jest proste, dokładność 18-bitowa to dwa zajrzenia w
> tabelkę i jedno mnożenie. Da się zrobić całkowicie poza programem
> głównego ARMa.
>
> Możesz to zrobić na wiele sposobów: przeprogramowywać PWM za pomocą DMA
> sterowanego przez UDB, wygenerować sinusa IDACem (do 8Msa/s) i PWM
> zrobić "analogowo" na komparatorze, napisać cały sterownik w asemblerze
> DFB i uruchomić go jako koprocesor. Jest wiele opcji.
Tak czytam i nie wiem o czym... ;)
To nie wystarczy już do tego OpAmp 741, 2 kondensatory i 4 oporniki?
--
Irokez
-
12. Data: 2020-09-14 20:26:44
Temat: Re: Możliwości CPLD
Od: Piotr Wyderski <p...@n...mil>
Irokez wrote:
> To nie wystarczy już do tego OpAmp 741, 2 kondensatory i 4 oporniki?
Opampy w 5LP są 4, więc i w ten sposób by sobie poradził. ;-)
Problem tylko w tym, co z tym zrobić dalej, bo Jarek chce sterować
mostkiem MOSFETów. Zamiast więc próbowac zbudować analogowy wzmacniacz
klasy D lepiej już od początku do końca sprawę załatwić cyfrowo.
Pozdrawiam, Piotr
-
13. Data: 2020-09-14 20:30:19
Temat: Re: Możliwości CPLD
Od: "J.F." <j...@p...onet.pl>
Użytkownik "Irokez" napisał w wiadomości grup
dyskusyjnych:5f5fa8f1$0$17357$6...@n...neostrad
a.pl...
W dniu 2020-09-14 o 11:02, Piotr Wyderski pisze:
> J.F. wrote:
>>> Trzeba wygenowac PWM do sterowania mostkiem, z szykanami typu np
>>> kontrola pradu.
>>> Na procesorku odpowiednio mocnym - wiadomo, ze da rade.
>>> Na procku DSP - moze i overkill, ale moze lepiej niz rzezbic
>>> sinusy na 8 bit.
>
>> PSoc5LP spokojnie da radę i będzie się dało to zrobić bez rzucenia
>> się na głęboką wodę w stylu przerzucenia się od razu na FPGA.
>> Akurat liczenie sinusa jest proste, dokładność 18-bitowa to dwa
>> zajrzenia w tabelkę i jedno mnożenie. Da się zrobić całkowicie poza
>> programem głównego ARMa.
>
>> Możesz to zrobić na wiele sposobów: przeprogramowywać PWM za pomocą
>> DMA sterowanego przez UDB, wygenerować sinusa IDACem (do 8Msa/s) i
>> PWM zrobić "analogowo" na komparatorze, napisać cały sterownik w
>> asemblerze DFB i uruchomić go jako koprocesor. Jest wiele opcji.
>Tak czytam i nie wiem o czym... ;)
>To nie wystarczy już do tego OpAmp 741, 2 kondensatory i 4 oporniki?
I zarowka ? :-)
Nie chcemy byle sinusa. Chcemy sterowac mostkiem na wysokiej
czestotliwosci, zeby po usrednieniu powstala sinusoida.
I to sie da zrobic na opampach, ale pewnie bedziemy chcieli sterowac
amplitudą i troche czestotliwoscia ...
J.
-
14. Data: 2020-09-16 09:05:01
Temat: Re: Możliwości CPLD
Od: RoMan Mandziejewicz <r...@p...pl.invalid>
Hello J.F.,
Monday, September 14, 2020, 10:40:44 AM, you wrote:
[...]
>>FYI, FPGA bez pamięci zewnętrznej też istnieją; zobacz np. u
>>Microsemi.
> Piotrze, a tak na marginesie ups up-online sinus czy solarow - na czym
> zrobic falownik, tzn sterowanie falownika ?
> Trzeba wygenowac PWM do sterowania mostkiem, z szykanami typu np
> kontrola pradu.
> Na procesorku odpowiednio mocnym - wiadomo, ze da rade.
> Na procku DSP - moze i overkill, ale moze lepiej niz rzezbic sinusy na
> 8 bit.
TDS2285...
> Ale mam jakies opory przeciw sterowaniu drogich tranzystorow z
> programu, ktory moze sie zawiesic czy glupoty wygenerowac :-)
> FPGA ... no wlasnie - zdaży sie załadowac program/konfiguracja, czy
> tranzystory spłoną wczesniej ?
> J.
--
Best regards,
RoMan
Nowa strona: http://www.elektronika.squadack.com (w budowie!)
-
15. Data: 2020-09-17 18:31:32
Temat: Re: Możliwości CPLD
Od: Michal <m...@g...ze.ta.pl>
On 2020-09-14 10:40, J.F. wrote:
> Piotrze, a tak na marginesie ups up-online sinus czy solarow - na czym
> zrobic falownik, tzn sterowanie falownika ?
>
> Trzeba wygenowac PWM do sterowania mostkiem, z szykanami typu np
> kontrola pradu.
> Na procesorku odpowiednio mocnym - wiadomo, ze da rade.
> Na procku DSP - moze i overkill, ale moze lepiej niz rzezbic sinusy na 8
> bit.
TI 320F28xxx?
STM32F33x ?
--
Pozdr.
Michał
-
16. Data: 2020-09-17 19:01:34
Temat: Re: Możliwości CPLD
Od: "J.F." <j...@p...onet.pl>
Użytkownik "Michal" napisał w wiadomości grup
dyskusyjnych:5f638f64$0$511$6...@n...neostrada.
pl...
On 2020-09-14 10:40, J.F. wrote:
>> Piotrze, a tak na marginesie ups up-online sinus czy solarow - na
>> czym
>> zrobic falownik, tzn sterowanie falownika ?
>
>> Trzeba wygenowac PWM do sterowania mostkiem, z szykanami typu np
>> kontrola pradu.
>> Na procesorku odpowiednio mocnym - wiadomo, ze da rade.
>> Na procku DSP - moze i overkill, ale moze lepiej niz rzezbic sinusy
>> na 8
>> bit.
>TI 320F28xxx?
>STM32F33x ?
Ale to jakies specjalne procki "falownikowe", czy wlasnie ryzykujemy,
ze blad w programie zrobi pozar ?
J.
-
17. Data: 2020-09-17 19:18:09
Temat: Re: Możliwości CPLD
Od: Michal <m...@g...ze.ta.pl>
On 2020-09-17 19:01, J.F. wrote:
> Użytkownik "Michal" napisał w wiadomości grup
> dyskusyjnych:5f638f64$0$511$6...@n...neostrada.
pl...
> On 2020-09-14 10:40, J.F. wrote:
>>> Piotrze, a tak na marginesie ups up-online sinus czy solarow - na czym
>>> zrobic falownik, tzn sterowanie falownika ?
>>
>>> Trzeba wygenowac PWM do sterowania mostkiem, z szykanami typu np
>>> kontrola pradu.
>>> Na procesorku odpowiednio mocnym - wiadomo, ze da rade.
>>> Na procku DSP - moze i overkill, ale moze lepiej niz rzezbic sinusy na 8
>>> bit.
>
>> TI 320F28xxx?
>> STM32F33x ?
>
> Ale to jakies specjalne procki "falownikowe", czy wlasnie ryzykujemy, ze
> blad w programie zrobi pozar ?
pierwszy to wg. dawnej terminologii dsp, wg. TI obecnie już w zasadzie
nie, masa falowników (w tym PV) na tym chodzi, drugi to "zwykły" MCU z
timerami zrobionymi pod kątem sterowania
silnikami/przetwornicami/falownikami.
--
Pozdr.
Michał
-
18. Data: 2020-09-18 10:50:55
Temat: Re: Możliwości CPLD
Od: "J.F." <j...@p...onet.pl>
Użytkownik "Michal" napisał w wiadomości grup
dyskusyjnych:5f639a51$0$517$6...@n...neostrada.
pl...
On 2020-09-17 19:01, J.F. wrote:
> Użytkownik "Michal" napisał w wiadomości grup
> On 2020-09-14 10:40, J.F. wrote:
>>>> Piotrze, a tak na marginesie ups up-online sinus czy solarow - na
>>>> czym
>>>> zrobic falownik, tzn sterowanie falownika ?
>>
>>>> Trzeba wygenowac PWM do sterowania mostkiem, z szykanami typu np
>>>> kontrola pradu.
>>>> Na procesorku odpowiednio mocnym - wiadomo, ze da rade.
>>>> Na procku DSP - moze i overkill, ale moze lepiej niz rzezbic
>>>> sinusy na 8
>>>> bit.
>
>>> TI 320F28xxx?
>>> STM32F33x ?
>
>> Ale to jakies specjalne procki "falownikowe", czy wlasnie
>> ryzykujemy, ze
>> blad w programie zrobi pozar ?
>pierwszy to wg. dawnej terminologii dsp, wg. TI obecnie już w
>zasadzie
>nie, masa falowników (w tym PV) na tym chodzi,
Ale maja jakies wspomozenie, chocby w postaci PWM z zabezpieczeniami ?
>drugi to "zwykły" MCU z
>timerami zrobionymi pod kątem sterowania
>silnikami/przetwornicami/falownikami.
To moze bezpieczniejsze ... choc jak ma gotowy PWM a program stanie
przy najwiekszej amplitudzie, to tez nie bedzie wesolo.
Jakies jednorazowe timery stosowac ? Ze jak program stanie, to jeden
impuls jeszcze wyjdzie, a potem nic ?
Czy po prostu bezpieczniki dac ... ale przeciez tranzystory plona
szybciej :-)
J.