>> Przerabia�em to samo z Alter�. Maj� znacznie lepsz� dokumentacj� ni� X
(
>> przynajmniej dla mnie ). Spos�b pisania dokumentacji X zawsze mnie jako�
>> irytowaďż˝.
> Od pewnego czasu niestety tak jest. Wcześniejsze dokumentacje były bardziej
strawne/przejrzyste, no ale cóż na to poradzić.. Jest jak jest....

Jednym pasuje innym nie. Takie życie.

>>> No to jademy step by step:
>>> 1) Zaczyna siďż˝ na str.5 Important: Use the component name you used and the
instance name 'mcs_0' mentioned earlier. In this
>>> example the component name is 'microblaze_mcs' and instance name is 'mcs_0'..
>>> Co to za burdel?!
>> W tym miejscu masz definicj� swojego mikrosystemu o nazwie domy�lnej
>> mcs_0. Dla potrzeb przyk�adu powinien si� nazywa� microblaze_mcs.
>> Takich procesork�w i to r�nych mo�esz mie� i 10 w jednej fpga. Je�eli
>> przyjdzie Ci ochota pod��czy� si� jtagiem, kt�ry jest tylko jeden,
>> musisz zidentyfikowa� do kt�rego procesora chcesz si� pod��czy�.
>> Zdarzajďż˝ siďż˝ sytuacje kiedy trzeba debugowaďż˝ oba systemy na raz przy
>> pomocy jednego jtaga.
>
> To jeszcze ostatnim wysiłkiem szarych komórek jestem w stanie zrozumieć, ale na mój
chłopski rozum można byłoby to zrobić bardziej "users friendly". Gdybym był
'supervisorem' projektu ISE, to kazałbym łebskim programistom (bo zapewne są łebscy)
zrobić to GUI zupełnie inaczej. Coś w miarę podobnego jak zrobili to chłopaki w
Altium. No ale, supervisorem nie jestem no i muszę zadawać pytania..


Będzie. Wszystkie idee procesorów w FPGA włączając SoC są względnie
nowe. Narzędzia nie są jeszcze dostosowane do masowego odbiorcy.

>>> 2) "Top" co prawda zrobi�em nie w HDL'u, ale w SCH. Nie ma to jednak �adnego
znaczenia. uC chlapn��em na schemat i waln��em 3 porty (CLK,RST,GPO(0:0)).
>> No i pi�knie.
>>
>
> Tak na marginesie, VIVADO nie ma już możliwości smarowania siana cyfrowego z
poziomu schematu. Ino HDL. Jestem jak najbardziej zwolennikiem behawioralnego HDL'a,
natomiast strukturalny to jest moim zdaniem 'sort of last resort'. Czasem się to
przydaje, ale idę o zakład że byle jaki duperelny projekt zrobiony na czterech
układach logicznych AND/NAND/OR/NOR/XOR/NOT zostanie z poziomu graficznego (schematu)
zrozumiany w mgnieniu oka i wyjściowa funkcja logiczna do ogarnięcia też w mgnieniu
oka. W strukturalnym HDL'u jest to zaledwie parnaście linii kodu. Ale idę o zakład,
że tablicy stanów z tego tak 'od strzału' nie wysmarujesz. Najpierw namalujesz sobie
schemat, a następnie równanie logiczne śmigniesz w/g de'Morgana.

I bardzo dobrze że nie ma już schematów. Nie ma jak tego kontrolować
przy pomocy CVS czy SVN.

> Przy okazji taka drobna dygresja n/t języków programowania. Obecnie "standartem,
cokolwiek to znaczy jest C/C++. Niestety, nie mam na to żadnego wpływu, Świata nie
zmienię, ale uważam że jest to syf^N. Definiowanie zmiennych byle gdzie, wskażnik
wskaźnika do wskaźnika, posrane symbole operatorów logicznych (nie do
zapamiętania-obok monitora musi być "ściąga" przy pisaniu) itd., itp... Robi się
burdel. No to co zamiast C? Assembler? Jasne, że nie !!
> Przykład:
>
> if (a>=b) and (c<>d) and (not e) then Coś_Tam_Zrób
>
> Ano jest to nabazgrane w Pascalu. KAŻDY !! zrozumie ten zapis!! A teraz zapisz to
samo w C. Będzie kupa krzaków !!
>
> No ale to taka dygresja, gaduła jestem, a Świata nie zmienię.


Kwestia wprawy. Poza tym, chcesz mieć AND zamiast && to sobie makro
napisz i będzie. Ciekawe co byś powiedział o składni np. sed-a :)




>>> 3) OK, w/g instrukcji ze strony 6 odpalam syntezďż˝. Po kiego Wacka w tym
momencie projektowania? Nie wiem! Ale robiďż˝ jak kazali, jest OK.
>>
>>
>>
>> �eby sprawdzi� czy si� zmie�ci do wybranego uk�adu. Pewnie te�
>>
>> przygotowuje jakieďż˝ pliki z definicjďż˝ systemu.
>>
>>
>
> Zaraz, zaraz.... Synteza ni ma nic do układu docelowego. Możesz zaprojektować
sobie dowolne siano cyfrowe mające na pokładzie sryljon bądź pjerdyljon bramek,
przerzutników, pamięci i czegokolwiek. Jeżeli nie ma błędów
logiczny/syntaktycznych/literówek , to synteza przeleci bezbłędnie nawet jeżeli
docelowym układem w projekcie jest X2K. A czy się zmieści w kostce? Odpowiedź na to
pytanie uzyskasz dopiero w procesie mapowania siana do układu. Nie w syntezie !!

Być może i nie ma bezpośrednio. Może podczas syntezy robione są jeszcze
inne rzeczy które są potrzebne. Nie wiem, jak ostatnio używałem X to
jeszcze nikt nie myślał o wkładaniu procków do fpga na poważnie.


>>> 4) Na tej samej stronie tutoriala piszďż˝: Create Merged BMM and Update Tool to
Use BMM. O co tu do Pani N�dzy chodzi? Co to jest BMM?!

>> Poszukaj rozwini�cia skr�tu to si� wyja�ni.
> OK, znalazłem. Na marginesie, amerykańce mają pierdolca na punkcie akronimów.
> PCMCIA - People Can't Memorize Computer Industry Acronyms :)))

Poszukaj rozwinięcia nazwy technologi TWAIN - jeśli dobrze pamiętam
dotyczyło to skanerów :)

>>> 5) Ka�� na tej samej stronie uaktywni� Tcl console i nabazgra�: source
ipcore_dir/microblaze_mcs_setup.tcl . OK, robi� to jak ma�pa, bo tak kazali, ale
za Wuja Wacka nie wiem co i po co to robiďż˝.
>> Zwykle skrypt w tcl ustawia jakie� parametry istotne do kompilacji. Mo�e
>> definicje zegar�w i parametr�w czasowych ?Trzeba by tam zajrze�.
>
> Supervisorowi kolejnej wersji ISE należy dać wypowiedzenie z roboty. You are Fired
!!

Pamiętaj że wszystkie te narzędzia wywodzą się z unixów . Tam to było i
jest jak najbardziej normalne.



>>> 6) Na tej�e samej stronie ka�� mi zaimplementowa� design. Po co, jak
jeszcze softu do uC nie mam? No ale dobra, zaďż˝ jak szympans wykonujďż˝ polecenie.
>>> 7) Przechodzimy na stron� 7. Teraz ka�� mi zdefiniowa� WorkSpace. No�
urwa, to chyba oczywiste �e nie w chmurce, ino w katalogu g��wnym. Jasne, �e
jak kto� chce to nichaj ma mo�liwo�� zrobienia tego w dowolnym folderze, ale
niechaj chociaďż˝ soft sam zaproponuje logicznďż˝ lokalizacjďż˝. OK, czyniďż˝ jak mi
ka��.
>>> 8) Teraz przechodz� na stron� 8 tutoriala. Ka�� : New -> Board Support
Package
>>> O co zaďż˝ qrva tutaj chodzi? Jaki Board? Jaki Support? Jaki Package?
>>> OK, zaďż˝ jak szympans wykonujďż˝ polecenie.

>> Board support package to zestaw bibliotek dla architektury kt�r� sobie
>> stworzy�e�.
>> Jest tam startup-code, s� tam funkcje obs�ugi portu GPIO etc. Czyli to
>> co mo�e by� potrzebne z setek funkcji i dodatk�w.
> Hmm, rozumiem, ale ja bym to opisał jako "Link desired Library", albo coś w tym
stylu. Bardziej zrozumiałe.

Jak dla mnie wcale nie jest bardziej zrozumiałe.

>>> 9) Na tej samej stronie pokazuj� okienko w kt�rym mam wskaza� hardware
specification. To po kiego by�a ta zabawa w pkt. 5?
>> No bo musisz podaďż˝ dla jakiego systemu. Gdzie jest ram i jaki ma adres ,
>> jakie wektory resetu , przerwaďż˝ i wiele wiele innych.
>> Na nieszcz�cie jest to tak elastyczne �e trzeba wiedzie� co si� robi.
>> Niestety tutoriale do�� szybko si� deaktualizuj�.
> Ano właśnie o to chodzi. Ja wiem co chcę zrobić, i system w przyjazny sposób
powinien mnie przez to przeprowadzić. Zresztą popatrz, zdefiniowałem sobie IP z
zaledwie trzema pinami : CLK, RST, jednobitowy GPO. Może być coś prostrzego? No chyba
ciężko wymyślić. I do tego chcę nabazgrać duperelny soft na "mruganie" tym
jednobitowym GPO. I niestety przy takiej dupereli ręce mi opadają.

No niestety trzeba się tego nauczyć.

>>> 10) Na stronie 9 tutoriala jad� ju� kompletnie jak ma�piszon. Klikam co
kazali i czekam.
>>> 11) Na stronie 9 tutoriala nast�puje finalna pora�ka. File => New Application
Project. Niestety takowe okno dialogowe si� nie pojawia, pojawia si� zupe�nie
inne. Jest tam co prawda do wyboru "coďż˝ tam", wybieram "Microblaze Standalone", po
czym otrzymujďż˝ "hardware specification not found" i takie tam..
>> A nie ma gotowego przyk�adu do odpalenia ?
> A może i jest, ale nie w tym rzecz. Chodzi mi o metodologię postępowania przy
projektowaniu, a nie na dowód że da się to zrobić.

Ja tam najpierw odpalałem gotowe przykłady i schodziłem w dół aż
doszedłem do tego jak samemu taki przykład zrobić od zera.

Pzdr

Adam