eGospodarka.pl
eGospodarka.pl poleca

eGospodarka.plGrupypl.misc.elektronikaJeszcze raz VHDL - problem ze zwięzłym zapisemRe: Jeszcze raz VHDL - problem ze zwięzłym zapisem
  • Data: 2015-05-24 22:38:19
    Temat: Re: Jeszcze raz VHDL - problem ze zwięzłym zapisem
    Od: Jakub Rakus <s...@o...pl> szukaj wiadomości tego autora
    [ pokaż wszystkie nagłówki ]

    On 24.05.2015 02:37, s...@g...com wrote:
    > Problem jest w zasadzie rozwinięciem poprzedniego wątkaDo rzeczy, układ ma obliczać
    coś takiego: C=|R(0)+...+R(15)-R(16)-....-R(31)|, gdzie C,R(i)-liczby 11 bitowe bez
    znaku. R(i) są to kolejne sekcje rejestru posuwnego, w którym na pierwszą sekcję jest
    podawana 11 bitowa liczba "A" (bez znaku). Układ działa poprawnie zarówno na
    symulatorze jak i na żywym organiźmie. Wszystkie operacje +/- zrobiłem krok po kroku.
    A co gdybym miał pierdyljon sekcji rejestru posuwnego?
    > Jak to zwięźlej zapisać? Kod wygląda tak:
    <ciach>

    Można użyć funkcji, która wygeneruje taką sumę dla zadanej liczby
    sygnałów, w funkcji trzeba by wykorzystać for ... loop. Można też
    bezpośrednio w procesie użyć for ... loop.

    --
    Pozdrawiam
    Jakub Rakus

Podziel się

Poleć ten post znajomemu poleć

Wydrukuj ten post drukuj


Następne wpisy z tego wątku

Najnowsze wątki z tej grupy


Najnowsze wątki

Szukaj w grupach

Eksperci egospodarka.pl

1 1 1

Wpisz nazwę miasta, dla którego chcesz znaleźć jednostkę ZUS.

Wzory dokumentów

Bezpłatne wzory dokumentów i formularzy.
Wyszukaj i pobierz za darmo: